半导体器件 (3)精品课件

1、半导体器件第1页，共48页，2022年，5月20日，1点42分，星期二器件. 2本章重点定性地了解MOS器件用于手工分析的简单器件模型用于SPICE模拟的细节器件模型第2页，共48页，2022年，5月20日，1点42分，星期二器件. 33.2 二极管数字集成电路中最常见的寄生元件反偏的寄生电容，影响速度反偏的漏电流，增加功耗也用于PAD的ESD保护pnBASiO2AlnpABAlAB图3.1 突变pn结二极管及其电路符号第3页，共48页，2022年，5月20日，1点42分，星期二器件. 4静态特性：理想二极管在一个正确工作的MOS数字IC中，所有的二极管都是反相偏置的，并且它们应当在所有情况下

2、都保持在这一状态第4页，共48页，2022年，5月20日，1点42分，星期二器件. 5人工分析模型模型中用一个固定电压源来替代导通的二极管，而不导通的二极管则用开路来表示第5页，共48页，2022年，5月20日，1点42分，星期二器件. 6动态或瞬态特性：耗尽区电容空间电荷区的作用像一个具有半导体材料介电常数si的绝缘体，n区和p区就像是电容器的极板大信号耗尽区电容耗尽区电容具有高度的非线性，且随反向偏置的增加而减小：一个5V的反向偏置使电容降低两倍以上第6页，共48页，2022年，5月20日，1点42分，星期二器件. 7实际的二极管二次效应25.015.05.05.0VD (V)0.1ID

3、(A)0.100雪崩击穿第7页，共48页，2022年，5月20日，1点42分，星期二器件. 8二极管SPICE模型二极管的稳态特性用一个非线性的电流源ID来模拟电阻Rs用来模拟结两边中性区的串联电阻二极管的动态特性由非线性电容CD来模拟第8页，共48页，2022年，5月20日，1点42分，星期二器件. 9SPICE 参数第9页，共48页，2022年，5月20日，1点42分，星期二器件. 103.3 MOS晶体管PolysiliconAluminum第10页，共48页，2022年，5月20日，1点42分，星期二器件. 11NMOS晶体管的开关模型GateSource(of carriers)Dr

4、ain(of carriers)| VGS | VGS | | VT |Open (off) (Gate = 0)Closed (on) (Gate = 1)Ron第11页，共48页，2022年，5月20日，1点42分，星期二器件. 12PMOS晶体管的开关模型GateSource(of carriers)Drain(of carriers)| VGS | VGS | | VDD | VT | | VGS | VT ，并在漏区和源区之间加上一个小电压VDSSDBGn+n+VGSVDSIDxV(x)-+它的一个主要特点是它在源区和漏区之间表现为一条连续的导电沟道第16页，共48页，2022年，5

5、月20日，1点42分，星期二器件. 17饱和区VDS VGS-VTSDBGVGSIDn+n+Pinch-offVGS - VT-+假设VGS VT ，VGS - VDS VT漏电流与控制电压VGS之间存在平方关系第17页，共48页，2022年，5月20日，1点42分，星期二器件. 18沟道长度调制增加VDS将使漏结的耗尽区加大，从而缩短了有效沟道的长度是沟道长度调制系数，与沟长成反比对于短沟道晶体管，沟道的调制效应更显著建议：需要高阻抗的电流源时，采用长沟道晶体管第18页，共48页，2022年，5月20日，1点42分，星期二器件. 19速度饱和短沟器件的主要差别是速度饱和效应速度饱和效应：当沿

6、沟道的电场达到某一临界值时，载流子的速度将由于散射效应(即载流子间的碰撞)而趋于饱和在沟道长度为0.25m的NMOS器件中大约只需要2V左右的漏源电压就可以达到饱和点 (V/m)n (m/s)sat =105Constant velocityConstant mobility(slope = ) c第19页，共48页，2022年，5月20日，1点42分，星期二器件. 20对于短沟器件线性区: 当VDS VGS VT时其中，(V) = 1/(1 + (V/cL) 考虑了速度饱和的程度饱和区:当VDS = VDSAT VGS VT时第20页，共48页，2022年，5月20日，1点42分，星期二器件

7、. 21对于短沟器件及足够大的VGT值VDSATVT+VDSAT/2时，Ron 实际上将与VDD无关一旦VDD接近VT，电阻会急剧增加012345670.511.522.5第31页，共48页，2022年，5月20日，1点42分，星期二器件. 32动态特性一个MOSFET管的动态响应只取决于它充放电这个器件的本征寄生电容和由互连线及负载引起的额外电容所需要的时间本征电容的3个来源基本的MOS结构电容沟道电容源漏电容第32页，共48页，2022年，5月20日，1点42分，星期二器件. 33MOS结构电容横向扩散引起在栅和源(漏)之间的寄生电容，称为覆盖电容覆盖电容 (线性)：CGSO = CGDO

8、 = Cox xd W = Co WxdSourcen+Drainn+WLdrawnxdPoly Gaten+n+toxLefflateral diffusion图3.29 MOSFET的覆盖电容A. 顶视图B. 截面图第33页，共48页，2022年，5月20日，1点42分，星期二器件. 34沟道电容最重要的MOS寄生电容栅至沟道的电容取决于工作区域和端口电压SDp substrateBG VGS + - n+n+depletion regionn channelCGS = CGCS + CGSOCGD = CGCD + CGDOCGB = CGCB第34页，共48页，2022年，5月20日，

9、1点42分，星期二器件. 35工作区域CGCBCGCSCGCD截止区CoxWLeff00电阻区0CoxWLeff/2CoxWLeff/2饱和区0(2/3)CoxWLeff0SDGCGCSDGCGCSDGCGC(a) 截止区 (b) 电阻区 (c) 饱和区图3.30 栅至沟道的电容,以及工作区域对它在器件其他三个端口分布的影响第35页，共48页，2022年，5月20日，1点42分，星期二器件. 36VGSCGCS CGCDCGCCGCBWLCOX01CGCCGCSCGCDVDS/(VGS-VT) CGC与VGS的关系(VDS=0) (b)CGC与饱和程度的关系图3.31 栅至沟道电容的分布情况与

10、VGS和VDS的关系2WLCOX32WLCOXWLCOX2WLCOX注意：沟道电容在VGS=VT附近会有较大的波动。希望线性电容具有较好特性的设计者应当避免使电路工作在这一区域。第36页，共48页，2022年，5月20日，1点42分，星期二器件. 37例题3.9 用电路模拟器提取电容图3.32b画出了模拟得到的一个最小尺寸0.25 m NMOS管的栅电容与VGS的关系图中清楚地显示了当VGS接近VT时，栅电容下降并在VT处中断第37页，共48页，2022年，5月20日，1点42分，星期二器件. 38工作区域CGCBCGCSCGCDCGCCG截止区CoxWL00CoxWLCoxWL + 2CoW

11、电阻区0CoxWL/2CoxWL/2CoxWLCoxWL + 2CoW饱和区0(2/3)CoxWL0(2/3)CoxWL(2/3)CoxWL + 2CoW表3.4 不同工作区域MOS管沟道电容的平均分布情况沟道电容的这三个部分是非线性的并随工作电压而改变最重要的区域是截止区和饱和区，因为器件大部分时间都处于这两个工作区域第38页，共48页，2022年，5月20日，1点42分，星期二器件. 39结电容结(扩散)电容是由反向偏置的源-体和漏-体之间的pn结引起的非线性，当反向偏置提高时它会减小SDp substrateBG VGS + - n+n+depletion regionn channel

12、CSB = CSdiffCDB = CDdiff第39页，共48页，2022年，5月20日，1点42分，星期二器件. 40BottomSide wallSide wallChannelSourceNDChannel-stop implant NA+Substrate NAWxjLS第40页，共48页，2022年，5月20日，1点42分，星期二器件. 41器件电容模型CGSCSBCDBCGDCGBSGBDCGS = CGCS + CGSOCGD = CGCD + CGDOCGB = CGCBCSB = CSdiffCDB = CDdiff图3.34 MOSFET电容模型第41页，共48页，202

13、2年，5月20日，1点42分，星期二器件. 42例题3.10 MOS管电容考虑一个具有以下参数的NMOS管：tox=6nm, L = 0.24 m, W = 0.36 m, LD = LS = 0.625 m, Co=310-10F/m, Cj0=210-3F/m2, Cjsw0=2.7510-10F/m。确定零偏置时所有相关电容的值。 CGSO = CGDO = Cox xd W = Co W = 0.105 fF CGC = Cox WL = 0.49 fF 所以， Cgate_cap = CoxWL + 2CoW = 0.7 fF Cbp = Cj LS W = 0.45 fF Csw

14、= Cjsw (2LS + W) = 0.44 fF 所以， Cdiffusion_cap = 0.89 fFCox(fF/m2)Co(fF/m)Cj(fF/m2)mjb(V)Cjsw(fF/m)mjswbsw(V)NMOS60.3120.50.90.280.440.9PMOS60.271.90.480.90.220.320.9分析：扩散电容在栅电容中占主导地位，但这是最坏的情况。一般来说，扩散电容的影响至多与栅电容相等，并常常要更小些。第42页，共48页，2022年，5月20日，1点42分，星期二器件. 43源-漏电阻其中，LS,D 是漏或源区的长度 R 是漏源扩散区每方块的薄层电阻(20

15、100 /) RC是接触电阻注意：材料的方块电阻是一个常数，它与方块的尺寸无关RSRDSGD当晶体管的尺寸缩小时这一影响变得更为显著，因为尺寸缩小使结变浅，接触孔变小解决方案：采用硅化物工艺；使晶体管比所要求的再宽些第43页，共48页，2022年，5月20日，1点42分，星期二器件. 443.3.3 实际的MOS晶体管：一些二阶效应阈值变化对于短沟器件，VT0随L而减小对于短沟器件，随着VDS的增加阈值降低(DIBL)LLong-channel thresholdLow VDS threshold VDSVTVTA. 阈值与沟长的关系(VDS较低时)B. 漏端感应势垒降低(沟道长度L较短时)

16、第44页，共48页，2022年，5月20日，1点42分，星期二器件. 45热载流子效应电场强度提高，使电子速度增加，一旦它们达到了足够高的能量就会离开硅而隧穿到栅氧中。在栅氧中被俘获的电子将改变阈值电压热电子现象会引起长期的可靠性问题解决方案：采用特别设计的源区和漏区，以保证电场的峰值受到限制，从而避免达到载流子变成热电子所需要的临界值降低电源电压第45页，共48页，2022年，5月20日，1点42分，星期二器件. 46CMOS闩锁效应MOS工艺会包含许多内在的双极型管如图，当这2个寄生三极管都导通时，就形成一个正反馈闭合回路，此时即使外界的触发因素消失，在VDD和VSS之间也有电流流动，这就

17、是所谓的“闩锁现象”如果电源能提供足够大的电流，则由于闩锁效应，电路将最终因电流过大而烧毁解决方案：使电阻Rnwell和Rpsubs最小；传送大电流的器件应当在周围有保护环第46页，共48页，2022年，5月20日，1点42分，星期二器件. 473.3.4 MOS管的SPICE模型例题3.11 CMOS反相器的SPICE描述本例给出了一个NMOS和PMOS晶体管构成的CMOS反相器的SPICE模型。晶体管M1是一个模型为nmos.1的NMOS器件，它的漏、栅、源和体端分别连至节点nvout、nvin、0和0。它的栅宽是本工艺所允许的最小值(0.25 m)。PMOS器件的模型为pmos.1，它连至节点nvout、nvin、nvdd及nvdd(分别为D、G、S和B)，它的宽度是NMOS的3倍。M1 nvout nvin