（本科）第3章 集成门电路(1)ppt课件（全）

1、第3章 集成门电路(1)3.1 概述3.2 半导体器件的开关特性3.3 二极管门电路3.4 CMOS门电路3.5 TTL门电路3.6 CMOS电路与TTL电路的连接3 集成门电路教学基本要求1、了解半导体器件的开关特性。2、掌握基本逻辑门（与、或、与非、或非、 异或门）、三态门、OC门的逻辑功能。3、学会逻辑电路逻辑功能分析。4、掌握逻辑门的主要参数。与非门的逻辑功能： 输入有“0”，输出为“1” 输入全为“1”，输出才为“0”F1=或非门的逻辑功能： 输入有“1”，输出为“0” 输入全为“0”，输出才为“1”F2=3.1 概述？内部电路是什么样的，如何实现相应的逻辑功能？内部电路不同，逻辑功

2、能相同，如何正确使用？异或门的逻辑功能： 输入相同，输出为“0” 输入不同，输出为“1”F=AB实现基本逻辑运算和复合逻辑运算的单元电路。1 逻辑门电路：2 逻辑门电路的分类：二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门 电路分立集成NMOS门构成数字逻辑电路的基本元件3.正逻辑和负逻辑的规定：以0表示低电平，1表示高电平正逻辑体制以1表示低电平，0表示高电平 负逻辑体制标准高、低电平的规定：在实际应用中，规定高电平的下限值VSH标准高电平低电平的上限值VSL标准低电平 二极管的近似模型 加正向电压时，导通，压降在0.7V左右，加反向电压时，极微小的电流IS（A级

3、）流过，截止。控制管压降,二极管起到开关作用。理想二极管模型数字电路中二极管模型KADAKVON=0.7VAK3.2 半导体器件的开关特性3.2.1二极管的开关特性VI=VIH D截止，VO=VOH=VCCVI=VIL D导通，VO=VOL=0.7V0.7V高电平：VIH=VCC低电平：VIL=0 二极管开关电路:二极管的动态电流波形：外加电压反向变正向：正向导通电流滞后外加电压正向变反向：有较大的瞬间反向电流 关的条件（截止） 当vI0.7V时，vBE0.7V，iB0，iC0，vOVCC 。 三种工作状态：放大、截止、饱和。c,e间等效内阻很大，约数百千欧3.2.2 晶体三极管的开关特性 放

4、大条件 (模电状态用:发射结正偏，集电结反偏)iC=iBvIiBiCv Oc,e间等效内阻可变相当于开关的过渡状态 开的条件（管子饱和） 发射结和集电结均正偏，I C = ICS VCC/RC，且不随I B 增加而增加，VCES0.20.3V. c,e间等效内阻很小，约数百欧.相当于开关的闭合状态三极管：控制基极电压，可使晶体管处于饱和或截止，使晶体管起到开关作用。只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL双极型三极管的基本开关电路截止状态饱和导通状态三极管的开关等效电路从二极管已知，PN结存在电容效应。在饱和与截止两个状态之间转换时，iC的变化将滞

5、后于VI，则VO的变化也滞后于VI。动态开关特性BJT开关速度受限制的主要原因：电荷的存入、消散要时间负载电容CL充放电要时间缺点：基本的BJT反相器开关速度不高3.2.3 场效应管的开关特性 MOS管又称为绝缘栅型场效应三极管（Metal-Oxide-Semiconductor Field Effect Transisteor , MOSFET） MOS管分为N沟道MOS管（NMOS）和P沟道MOS管（PMOS），它们的工作原理基本相同。P型半导体作为衬底，用B表示。用氧化工艺生成一层SiO2 薄膜绝缘层。用光刻工艺腐蚀出两个孔。扩散两个高掺杂的N型区。从而形成两个PN结。（绿色部分）从N型

6、区引出电极，一个是漏极D，一个是源极S。在源极和漏极之间的绝缘层上镀一层金属铝作为栅极G。NMOS管的结构和符号 1 vDS=0，vGS0 vGS0绝缘层产生电场， 将SiO2绝缘层下方的空穴推走，衬底的电子吸引到下方，形成导电沟道。反型层 产生有漏极电流ID。这说明vGS对ID的控制作用。MOS管的工作原理 2 vDS0，vGS0MOS管的基本开关电路NMOS当vGSVGS(th)时导通当vGSVGS(th)时截止VGS(th)开启电压（厂家告知）VIVO0V10V10V0VVCC=10V等效电路截止状态 导通状态截止：当vGS=0时，rds可达到106，内阻很大，相当于开路 导通：vGS增

7、加时，rds减小，内阻约1千欧以内，最小可达到10左右，且与柵源电压有关，用导通电阻RON表示。 大量正离子导电沟道MOS管的四种类型增强型耗尽型设VCC = 5V，加到A,B的 VIH=3V， VIL=0V二极管导通时 VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为0 3.3.1二极管与门 3.3 二极管门电路设VCC = 5V，加到A,B的 VIH=3V， VIL=0V二极管导通时 VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY00001110111

8、1规定2.3V以上为10V以下为03.3.2二极管或门（1）高低电平偏移（只用于集成电路内部的逻辑单元） 存在的问题既非高电平也非低电平故开关性能不理想（2）带负载的能力差 CMOS门电路TTL门电路缺点:功耗大、集成度低集成优点：工作速度高、 驱动能力强优点:集成度高、功耗低缺点:工作速度略低3.4 CMOS门电路集成度小规模集成电路(SSI）:10个以内门电路 中规模集成电路(MSI)：10100个门电路大规模集成电路(LSI)：10010000个门电路超大规模集成电路(VLSI):10000个以上的门电路 CMOS电路（互补对称MOS电路）：由N沟道和P沟道两种MOSFET组成。从发展趋

9、势看，由于工艺改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。下面介绍CMOS的非门（反相器）、与非门及或非门。3.4.1 CMOS反相器的电路结构和工作原理 CMOS反相器的电路结构漏极相连做输出端PMOSNMOS柵极相连做输入端（开启电压为负）（开启电压为正） CMOS反相器的工作原理1.当vI=0V时，vGSN=0V，VTN截止，vGSP=VDD ，VTP导通，vOVDD，门电路输出高电平；2.当vI=VDD时，VGSN=VDD ，VTN导通，VGSP=0V，VTP截止，vO0V，门电路输出低电平。电压传输特性T1T2电流传输特性T1T2输入端噪声容限输入为高电平的噪

10、声容限和输入为低电平的噪声容限的求法：结论：CMOS电路的噪声容限大小是和VDD有关。VDD越大，噪声容限越大。可以通过提高VDD来提高噪声容限。3.4.2 CMOS 反相器的静态输入和输出特性一、输入特性sio2绝缘介质极薄，易被击穿，保护措施二、输出特性3.4.3 CMOS反相器的动态特性一、传输延迟时间二、交流噪声容限VNA:交流噪声容限;tW:噪声电压的持续时间；由图可见：噪声电压作用时间越短、电源电压越高，则交流噪声容限越大。由于负载电容和MOS管寄生电容的存在，输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出改变状态。三、动态功耗四、扇出扇出：以数字表示一个电路的输出端能

11、够驱动同类型负载电路输入端的数目。负载电路越多，电容越大，切换电平后，可能来不及达到相应的电平，故负载电路不能接太多，据此可得出此时的CMOS电路的扇出数。不仅取决于负载电容的大小，与驱动电路输出的高低电平持续时间也有关。CMOS或非门 3.4.4 其他类型的CMOS门电路一、其他逻辑功能的CMOS门电路CMOS 与非门 电路结构CMOS与非门00通通止止1ABVTP2VDDYVTP1VTN2VTN1输入端A、B有一个为低电平，与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平，两个串联的NMOS管导通，两个并联的PMOS管都截止，输出为低电平。 逻辑关系0

12、0通通止止1CMOS 与非门的缺点CMOS或非门止止100通通ABVDDYVTN1VTN2VTP1VTP2 电路结构A、B之一为高电平时，与其相连NMOS导通、PMOS截止，输出低电平。 A、B全低时，输出高电平。止止100通通 逻辑关系 缓冲器：在门电路的每个输入端、输出端各增设一级具有标准参数的反相器。同理，在原来与非门的基础上增加缓冲器，可得或非门。形成低阻通路，过大的电流足以使导通的T5和T6烧毁，故普通门电路不允许输出短接。二、漏极开路的门电路（OD门）OD输出的与非门(a) 电路结构 (b)逻辑符号(a)输出端无法提供高电平，故在使用时输出端接上拉电阻，提供高电平。即使某个T6管导

13、通，低阻通路不会形成，管子不会被烧毁。只有两侧的输出同时为高，输出才为高；否则输出为低；故为与运算。外接上拉电阻RL的选取应保证输出高电平时，不低于输出高电平的最小值UOHmin；输出低电平时，不高于输出低电平的最大值UOLmax。 n：OD并联的个数；m：并联负载门高电平输入端个数，IOH：OD门输出截止时的漏电流 IIH：负载门输入端为高电平时的输入漏电流。 当所有OD门同时截至、输出为高电平时，为保证输出高电平不低于规定数值，有： IOLmax是导通OD门允许的最大灌电流；IIL为负载门每个输入端低电平输入电流；m为负载门低电平输入端的个数。CMOS的m= m 。 为保证负载电流不超过输

14、出MOS管允许的最大电流，RL不能太小，有：三、 CMOS传输门 传输信号的双向开关电路结构及逻辑符号CMOS双向模拟开关的电路结构和符号小结TG门：1、双向传输；2、高阻状态（控制端无效时）；3、可传输数字信号或模拟信号。四、三态输出门反相器符号内的三角形记号表示三态输出结构，此三态输出门为低电平有效。此三态输出门为高电平有效。结构图和逻辑符号此三态输出门为低电平有效。常接在集成电路的输出端，故也叫做输出缓冲器。控制各反相器的使能端轮流为0，且任何时候只有一个为0，就可轮流收发数据，互不干扰。这种连接方式称总线结构。EN=0，设备向数据总线发送数据；EN=1，设备接受数据总线传来的数据。3.

15、4.5 使用CMOS电路的注意事项绝缘层很薄，其耐压约100V，极易击穿。在CMOS电路的输入端设置保护电路，但由于保护二极管和限流电阻的几何尺寸有限，其所能承受的静电电压和脉冲功率是有一定限度的。所以在CMOS电路的使用中还要注意以下事项：一、输入电路的静电保护在存储和运输CMOS器件时，不要使用易产生静电的材料包装，最好采用金属屏蔽层作包装材料或用导电橡胶将全部输入脚短接。二、组装调试电路时注意的问题在组装调试电路时，烙铁、测试仪表、工作台面等应良好接地。操作人员的服装、手套等应选用无静电的材料制作。在通电状态下不能拆装器件或印刷板，器件插入或拔出插座之前，应关闭电源。三、多余输入端的处理

16、由于CMOS门的输入阻抗极高，未用输入端不能悬空。在实际应用中，依据逻辑门的功能将闲置端接固定电位是经常采用的有效方法。例如，将与门、与非门的多余输入端接高电平，而将或门、或非门的多余输入端接低电平。低速场合也可以将CMOS门电路的多余输入端和使用的信号输入端并接使用。3.4.6 CMOS电路产品系列和主要参数 CMOS集成电路广泛应用于超大规模、甚大规模集成电路中。标准化、系列化产品如下： 4000系列74HC 74HCT74AHC 74AHCT速度慢与TTL不兼容抗干扰功耗低74LVC 74ALVC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗

17、低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低CMOS多余输入端的处理多余输入端不能悬空与门、与非门：多余输入端接高电平或门、或非门：多余输入端接低电平低速场合也可以将CMOS门电路的多余输入端和使用的信号输入端并接使用3.5 TTL门电路 数字集成电路可以分为两大类。 一类为MOS(Metal Oxide Semiconductor)集成电路， 其有源器件采用金属氧化物半导体场效应管，主要讲了CMOS类型。 另一类为双极型晶体管集成电路，它主要是晶体管晶体管逻辑(TTL-Transistor Transistor Logic) 。3.5.1 TTL反相器的电路结构和工作原理设v

18、I=3.4VVB1= VBC1 + VBE2+ VBE3 =(0.7+0.7+0.7)V=2.1V（箝位），T1的e结反偏，c结正偏，处于倒置工作状态输出VC3 =0.2V V0 =0.2VVC2= VCES2 + VB3 =(0.2+0.7)V=0.9V，则VB4= VC2 =0.9V作用于T4的e结和二极管的串联支路的电压为VC2 -VO =(0.9 - 0.2)V=0.7V，则T4及D均截止输入为高电平，输出为低电平 。一、电路结构vI=0.2VVB1=(0.2+0.7)V=0.9V，T1的发射结导通。VB1作用于T1 的集电结、T2和T3的发射结支路上，T2，T3显然截止，则 VC3（

19、V0）为高电平。Vcc通过Rc2 向T4提供基极电流使T4及D导通，则vo Vcc - VBE4- VD =(5-0.7-0.7)=3.6V输入为低电平，输出为高电平 。二、电压传输特性电压传输特性：截止段；线性段；转折段和饱和段。三、输入噪声容限3.5.2 TTL反相器的静态输入特性和输出特性一、输入特性是指输入电流与输入电压之间的关系曲线。二、输出特性1、高电平输出特性2、低电平输出特性1）、扇入数：取决于输入端的个数。 三输入端的与非门 Ni =3 2）、扇出数：以TTL与非门带同类门为例 负载电流从外电路流入与非门-灌电流负载 负载电流从与非门流向外电路-拉电流负载补充：TTL电路扇入

20、与扇出数的计算 （1）灌电流负载 负载门的个数增加，灌电流增大，使T3脱离饱和，输出低电平升高。把允许灌入输出端的电流定义为输出低电平电流IOLNOL称为输出低电平时的扇出系数。 （2）拉电流负载 NOH称为输出高电平时的扇出系数。 拉电流增大时，RC4上的压降增大，会使输出高电平降低。把允许拉出输出端的电流定义为输出高电平电流IOH。3.5.3 TTL反相器的动态特性一、传输延迟时间1.现象2.原因：结电容、分布电容（b）负脉冲噪声容限（a）正脉冲噪声容限二、交流噪声容限三、电源的动态尖峰电流2.动态尖峰电流3.5.4 其他类型的TTL门电路一、其他逻辑功能的门电路1. 与非门 多发射极三极

21、管在功能上相当于多个三极管的并联运用。每一个发射极能各自独立地形成正偏置的发射结，并可使三极管进入放大或饱和区。 采用多发射极管提高工作速度 2. 或非门:Y=(A+B)3.与或非门:Y=(AB+CD)4.异或门Y=AB+ABA B T4 T5 T6 T7 T8 T9 Y0 0 截止 截止 截止 导通 截止 导通 00 1 导通 截止 截止 截止 导通 截止 11 0 截止 导通 截止 截止 导通 截止 11 1 导通 导通 导通 截止 截止 导通 0A B Y0 0 00 1 11 0 11 1 0二、集电极开路的门电路（ OC门）G1的T4 到G2 的T5形成一条低阻通路，产生很大的电流烧

22、毁器件。1. OC门的结构特点2. OC门实现的线与（1）实现线与 OC门主要有以下几方面的应用：（2）实现电平转换（3）用做驱动器3. 外接负载电阻RL的计算RL的选取保证输出高电平时，不低于输出高电平的最小值UOHmin；输出低电平时，不高于输出低电平的最大值UOLmax。 当所有OC门都为截止状态(输出高电平)时，流过RL的电流如图所示。OC门与OD门外接电阻的不同之处：OC门多个负载门输入端并联时，低电平输入电流的数目等于负载门的个数。其他情况都等于输入端的数目三、三态输出门三态门的用途：计算机总线和数据传输。任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态当

23、EN=1时，门1工作，门2禁止，数据从左送到右；EN=0时，门1禁止，门2工作，数据从右送到左。 集成TTL门电路是通过特殊工艺方法将所有电路元件制造在一个很小的硅片上，其优点是体积小、重量轻、功耗小、成本低、使用起来焊点少、可靠性提高。3.5.5 TTL集成电路的各种系列及使用常识 、74系列中速TTL器件。其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。、74H系列高速TTL系列。其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。、74S系列肖特基TTL系列，进一步提高了速度。其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。 、74LS系列低功耗肖特基系列。其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74AS系列为先进肖特基系列74ALS系列为先进低功耗肖特基系列引线排列从左下角 开始,逆时针计算 缺口标记17814绝大多数右下角GND绝大多数左上角Vcc 74LS00是在一个封装内有四个相同的与非门。其外形如图所示。正视图集成与非门74LS00常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入