微机原理：第四章 32位微处理器Pentium

1、第四章32位微处理器Pen tium8086EU运算器通用寄存器标志寄存器EU控制器BIU段寄存器16位指令指针寄存器IP20位地址加法器6字节指令队列输入输出控制电路8086的逻辑结构功能：执行指令功能：在CPU和内存或在CPU和I/O之间传送指令和数据下列属于8086结构的是（ ）A.CPU B.ALU C.IPU D.BIU能够使8086取指令和执行指令操作同时进行的重要部件是（ ）A.指令指针寄存器 B.20位地址加法器C.译码器 D.指令队列缓冲器DDPentium的逻辑结构指令译码器浮点处理部件分支目标缓冲器BTB控制ROM分段分页部件寄存器组 组成：总线接口部件BIUU流水线和V

2、流水线代码高速缓存数据高速缓存指令预取部件2022/9/10U流水线和V流水线组成：各有1个独立的ALUU流水线：能执行所有整数运算指令V流水线：能执行简单的整数运算指令流水线分5级操作：取指令|译码|生成地址|执行指令|回写说明：回写既是运算指令将运算结果存入r/m2022/9/10高速缓冲存储器Cache功能：存放CPU最近使用的指令和数据作用：解决CPU和存储器速度不匹配问题代码高速缓存和数据高速缓存分开的优点：减少指令预取和数据操作之间的冲突提高命中率说明：命中率即指读取的数据恰在Cache中数据高速缓存有2个端口，以便同时与2条独立的流水线交换数据2022/9/10分支目标缓冲器BT

3、B分支预测部件：分支目标缓冲器BTB含1KB高速缓存：存目标地址和历史状态历史状态：必定转移/可能转移/可能不转移/必定不转移功能：对条件转移指令进行分支预测并预取指令U流水线和V流水线的硬件结构不完全相同（ ）片内代码Cache和数据Cache互相独立，可提高指令预取和数据操作的命中率（ ）并不是将所有指令都从取值至执行的指令操作过程分成5级（ ）BTB的作用是预测并提供转移指令的目标地址（ ）Pentium的寄存器组浮点寄存器组GDTRIDTRTRLDTR基本寄存器组指令寄存器通用寄存器标志寄存器段寄存器系统寄存器组测试寄存器地址寄存器控制寄存器调试寄存器pentium标志寄存器状态标志：

4、 CF,ZF,SF,PF,OF,AF,NT,AC,VIF,VIP,ID控制标志： DF,IF,TF,IOPL 系统方式标志：VM,RF8086的16位标志寄存器中有_个标志位；8086的标志寄存器中有_个状态标志；8086的标志寄存器中有_个控制标志；对比记忆963在Pentium32位的标志寄存器中共提供了_个标志；在Pentium32位的标志寄存器中共提供了_个状态标志；在Pentium32位的标志寄存器中共提供了_个控制标志；在Pentium32位的标志寄存器中共提供了_个系统方式标志：1711422022/9/10VM：虚拟8086方式标志=1时，工作于虚拟8086方式VIF：虚拟中断

5、允许标志=1时，在虚拟8086方式下允许中断VIP：虚拟中断挂起标志=1时，在虚拟8086方式下不允许中断IOPL：I/O特权级标志，2位用于选择特权级主要标志及意义Pentium的主要信号及其含义ADS#：地址状态信号，CPU已启动1个总线周期A20M#：A20以上的地址线屏蔽信号为与ISA兼容设置。低电平时，屏蔽A20以上的地址信号D/C#：数据/控制信号=1，当前总线周期传输数据；=0，传输指令 M/IO#：存储器和I/O访问信号=1，访问存储器；=0，访问I/O端口BRDY#：突发就绪信号外设准备好，可进行数据传输NA#：下一个地址有效信号当前总线周期完成前送地址，开始下一总线周期。流

6、水线方式下列（ ）信号为0时，表示已经送至地址总线的地址信号有效。A.AP B.ADS# C.A20M# D.APCHK#如（ ）信号有效，可以进行数据传输。A.CACHE# B.NA# C.BRDY# D.KEN#BC总线状态 一个总线周期由多个时钟周期组成，一个时钟周期对应一个总线状态总线状态之间的转换Pentium的几种总线状态T1状态：地址信号有效， ADS#（地址状态）有效T2状态：数据出现在数据总线上，若BRDY#有效，可进行数据传输T12状态：流水线式总线周期中特有状态系统中有2个总线周期并行进行第1个总线周期进入T2状态，正在传输数据第2个总线周期进入T1状态，地址信号和ADS

7、#有效19Pentium的几种总线状态T2P状态：流水线式总线周期中特有状态系统中有2个总线周期并行进行第1个总线周期正在传输数据，但由于存储器或外设速度较慢，因此，仍未结束总线周期第2个总线周期也进入第2个或后面的时钟周期说明：T2P一般出现在存储器或外设速度较慢的情况 TD状态：T12后若出现读/写操作转换，数据总线需1个时钟周期过渡Ti状态：空闲状态 不属于总线周期在（ ）状态，系统中有2个总线周期并行进行。A.T1 B.T2 C.T12 D.Ti下列不属于总线周期的T状态是（ ）A.T1 B.Ti C.Tw D.TD下列肯定不属于等待T状态的是（ ）A.T1 B.Ti C.T2p D.

8、T2RESET和BOFF#会使CPU进入（ ）状态A.T1 B.Ti C.T2p D.T2CBAB2022/9/10中断向量表与中断描述符表中断向量表中断描述符表适用情况8086Pentium实地址方式Pentium虚地址方式每项字节数48中断处理程序存放空间1MB4GB地址内存0段由IDTR决定（操作系统写入）存放内容中断处理程序的入口地址中断类型号个数2568086和Pentium均能处理256种中断，故中断向量表和中断描述符表等长（ ）；中断向量表和描述符表均存放在内存最低端，供实地址和虚地址方式转换时切换（ ）中断向量表和中断描述符中均存放着中断服务程序的入口地址（ ）；中断类型码*8

9、+中断描述符表基地址得到对应中断描述符的起始地址（ ）。2022/9/10Pentium的中断分类硬件中断非屏蔽中断（NMI）电源故障、存储器出错和总线操作出错可屏蔽中断（INTR）外设向CPU送一个中断请求信号软件中断异常中断如除数为、溢出、将立即数直接送段寄存器等调用中断程序执行INT指令外部可屏蔽中断时只有在（ ）标志等于1时才能被CPU响应。A.IOPL B.TF C.DF D.IF CPU响应非屏蔽中断时，其中断号（ ）。A.由CPU自动产生 B.由INT指令给出C.由外设接口给出 D.由中断源提供CPU响应可屏蔽中断时，其中断类型号（ ）A.由CPU自动产生 B.由INT指令给出C.由外设接口给出 D.由主存提供CPU响应软件中断时，其中断类型号（ ）。A.由CPU自动产生 B.由INT指令给出C.由外设接口给出 D.由主存提供ACBD2022/9/10Pentium的段页两级保护机制存储器的段级保护段类型提供读/写保护界限和粒度提供范围保护特权级对操作系统和驱动程序提供保护存储器的页级保护页的特权级U/S提供页保护标志R/W提供页面写保护程序运行中的保护当前特权级描述符特权级请求特权级Pentium的保护技术下面不属于Pentium系统存储器的段级保