计算机期末总结

1、 期中考试 1. 试述先行进位解决的问题及基本思想。（1）进位的传递速度（2）让各位的进位与低位的进位无关，仅与两个参加操作的数有关。由于每位的操作数是同时给出的，各进位信号几乎可以同时产生，和数也随之产生，所以先行进位可以提高进位的传递速度，从而提高加法器的运算速度。2.简述浮点运算的基本步骤（以加法运算为例）例： 两浮点数相加，求X+Y。 已知：X2010 0.11011011， y2100 (-0.10101100) 解：X和Y在机器中的浮点补码表示形式为(双符号位)： 阶符 阶码 数符 尾数 X： 0 0 0 1 0 0 0 1 1 0 1 1 0 1 1 Y： 0 0 1 0 0 1

2、 1 0 1 0 1 0 1 0 0 计算过程： 对阶操作 阶差EEx补+-EY补=00010+11100=11110 X阶码小，Mx右移2位，保留阶码E00100。 Mx补=00 00 110 110 11 下划线上的数是右移出去而保留的附加位。 尾数相加 Mx补+MY补=000011011011+1101010100=111000101011。 规格化操作 结果的符号位与最高数值位同值,应执行左规处理,结果为11 00010101 10, 阶码为00 011。 舍人附加位最高位为1，采用0舍1入法处理，在所得结果的最低位+1，得新结果： M补=1100010110， M： - 011101

3、010。判溢出 阶码符号位为00，故不溢出、最终结果为： X+Y=2010 (-011101010)DRAM存储器为什么要刷新？防止漏电，保证存储信息不破坏。CPU如何区分指令和数据？空间：指令的地址是由程序计数器(PC)规定的，而数据的地址是由指令规定的。在程序执行过程中，要避免修改指令,但可以修改数据。 时间：指令在前，数据在后。（时序）5、RISC和CISC分别代表什么？精简指令系统计算机(RISC) 复杂指令系统计算机(CISC)6、求信息码01101110的海明校验码。解：(1)求信息码01101110的海明校验码确定海明校验位的位数：设R为校验位的位数，则整个码字的位数应满足不等式

4、N=K+RPC。 或: 转移指令修改其内容。时序控制信号形成部件：根据当前正在执行的指令的需要，产生相应的时序控制信号指令译码器：对指令寄存器中的操作码进行分析解释，产生相应的控制信号。脉冲源：脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的 基准信号。微程序控制器的基本工作原理如下：1）当指令取入IR中以后，根据操作码进行译码，得到相应指令的第一条微指令的地址。2）指令译码部件可用只读存储器组成，将操作码作为只读存储器的输入地址，该单元的内容即为相应的微指令在控制存储器中的地址。3）根据控制存储器中的地址从控制存储器取出微指令，并将它存放在微指令寄存器中。4）控制字

5、段各位的输出通过连接线直接与受控制的门相连，于是就提供了在本节所提出的控制信号。3.硬布线控制器与微程序控制器，除了操作控制信号的形成方法和原理有差别外，其余的组成部分没有本质上的差别。最显著差异为两点：1）实现微程序控制器的控制功能是在存放微程序的控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的，特点:电路比较规整，各条指令控制信号的差别反映在控制存储器的内容上.而硬布线控制的控制信号先用逻辑式列出，经化简后用电路实现.特点:电路显得零乱且复杂，当需修改指令或增加指令时是很麻烦的.因此微程序控制得到广泛应用，尤其是指令系统复杂的计算机，一般都采用微程序来实现控制功能。2）性能微程

6、序控制的速度比硬布线控制的速度低，而硬布线控制的速度快. 近年来在一些新型计算机结构中，例如在RISC(精简指令系统计算机)中，一般选用硬布线逻辑。习题 4.己知某计算机有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所有指令公用的，设微指令长度为32位。请算出控制存储器容量。解：微指令所占的单元总数：(8012-80+1) 32=（8011+1 ) 32 =881 32所以控制存储器容量可选IK 32。 5.表中给出了8条指令I1I8所包含的微命令控制信号。试设计微指令控制字段要求所用的控制位最少，而且保持微指令本身内在的并行性。 解：微指令与包含的命令对应表如表所示。从

7、表中可知，E、F、H及B、I、J分别两两互斥，所以微指令控制字段格式设计如下：6.某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。（1）控制存储器的容量应为多少? （2）设计出微指令的具体格式。 解：（1）30个微命令构成4个相斥类，其中5个相斥微命令需3位编码；8个相斥微命令需4位编码，14个相斥微命令需4位编码，3个相斥微命令需2位编码：外部条件3个,采用断定方式需2位控制位。以上共需15位。微指令字长24位，采用水平型编码控制的微指令格式，所以还剩9位作为下址字段，这样

8、控制存储器的容量应为51224. 微指令的具体格式如图所示。 7. 已知某运算器的基本结构如图所示，它具有+(加)、-(减)、M(传送)种操作。（1）写出图中112表示的运算器操作的微命令。（2）指出相斥性微操作。（3）设计适合此运算器的微指令格式。解:（1）图中112表示的运算器操作的微命令分别为： 1：+ 2：- 3：M 4：R1A 5：R2A 6：R3A 7： R3B 8：R2B 9：R1B 10： BUSR1 11： BUSR2 12： BUSR3 （2）以下几组微命令是相斥的： 1：+ 2：- 3：M 4：R1A 5：R2A 6：R3A 7： R3B 8：R2B 9：R1B10： B

9、USR1 11： BUSR2 12： BUSR3 此运算器的微指令格式如图所示。8.已知某机采用微程序控制方式，其存储器容量为51240(位)，微程序在整个控制存储器中实现转移，可控制微程序的条件共12个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示:解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有12个转移条件，故该字段为4位，下地址字段为9位。由于控制容量为512单元，微命令字段是(40-4-9)=27位。（2）对应上述微指令格式的微程序控制器逻辑框如图所示：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。

10、地址转移逻辑的输入是指令寄存器OP码，和各状态条件：以及判别测试字段所给的判别标志(某一位为1)，其输出修改微地址寄存器的适当位数，从而实现微程序是分支转移。 CPU结构如图所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1)标明图6.9中四个寄存器的名称。 (2)简述取指令的数据通路。(3)简述完成指令LDA X的数据通路（X为内存地址，LDA功能为(X) (AC)） (4)简述完成指令ADD Y的数据通路(Y为内存地址，ADD功能为(AC)+(Y) (AC)。(5)简述完成指令STA Z的数据通路(Z为内存地址,STA

11、功能为(AC) (Z)。解:(1)A为数据缓冲寄存器MDR，B为指令寄存器IR，C为主存地址寄存器MAR，D为程序计数器PC。(2)取指令的数据通路：PCMAR MM MDR IR(3)指令LDA X的数据通路：X MAR MM MDR ALU AC(4)指令ADD Y的数据通路：Y MAR MM MDR ALU ADD AC(5)指令STA Z的数据通路：Z MAR，AC MDR MM第十章1.中断处理过程(1)关中断，进入不可再次响应中断的状态，由硬件自动实现。因为接下去要保存断点，保存现场。此时CPU不响应中断，否则，如果现场保存不完整，在中断服务程序结束之后，也就不能正确地恢复现场并继

12、续执行现行程序。 (2)保存断点和现场 为了在中断处理结束后能正确地返回到中断点，在响应中断时，必须把当前的程序计数器PC中的内容(即断点)保存起来。 现场信息一般指的是程序状态字，中断屏蔽寄存器和CPU中某些寄存器的内容。 对现场信息的处理有两种方式：一种是由硬件对现场信息进行保存和恢复；另一种是由软件即中断服务程序对现场信息保存和恢复。(3)判别中断源，转向中断服务程序。在多个中断源同时请求中断的情况下，需进一步判别中断源，并转入相应的中断服务程序入口。 (4)开中断。因为接下去就要执行中断服务程序，开中断将允许更高级中断请求得到响应，实现中断嵌套。 (5)执行中断服务程序。不同中断源的中断服务程序是不同的，实际有效的中断处理工作是在此程序段中实现的。 (6)退出中断。在退出时，又应进入关中断状态，恢复现场、恢复断点，然后开中断，返回原程序执行。进入中断时执行的关中断、保存断点等操作一般是由硬件实现的，它被称为“中断隐指令”。2.1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少? 解：(1) 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得: Dr=D/T=