微电子器件与工艺课程设计报告-npn双极型晶体管的设计

1、- -目录TOC o 1-5 h z HYPERLINK l bookmark2 o Current Document 课程设计目的与任务4 HYPERLINK l bookmark4 o Current Document 课程设计的基本内容4 HYPERLINK l bookmark6 o Current Document npn双极型晶体管的设计4 HYPERLINK l bookmark8 o Current Document 2.2课程设计的要求与数据4 HYPERLINK l bookmark10 o Current Document 课程设计原理4 HYPERLINK l book

2、mark12 o Current Document 3.1晶体管设计的一般步骤53.2晶体管设计的基本原则5 HYPERLINK l bookmark134 o Current Document 晶体管工艺参数设计64.1晶体管的纵向结构参数计6集电区杂质浓度的确定6基区及发射区杂质浓度7各区少子迁移率及扩散系数的确定7各区少子扩散长度的计算8集电区厚度的选择94.1.6基区宽度的计算94.1.7扩散结深121.8杂质表面浓度134.1.9芯片厚度和质量13晶体管的横向设计134.2.1晶体管横向结构参数的选择13工艺参数计算14TOC o 1-5 h z HYPERLINK l bookma

3、rk136 o Current Document 4.3.1晶体管工艺概述14 HYPERLINK l bookmark86 o Current Document 4.3.2基区硼预扩时间154.3.3基级氧化层厚度164.3.4基区硼再扩散时间计算16 HYPERLINK l bookmark152 o Current Document 4.3.5发射区预扩散时间17 HYPERLINK l bookmark154 o Current Document 4.3.6发射区再扩散的时间174.3.7基区氧化时间18 HYPERLINK l bookmark172 o Current Docume

4、nt 4.3.8发射级氧化层厚度18 HYPERLINK l bookmark178 o Current Document 4.4设计参数总结19 HYPERLINK l bookmark180 o Current Document 工艺流程图20 HYPERLINK l bookmark182 o Current Document 生产工艺流程21硅片清洗21清洗原理21 HYPERLINK l bookmark188 o Current Document 6.1.2硅片清洗的一般程序21 HYPERLINK l bookmark192 o Current Document 6.2氧化工艺2

5、2氧化原理22 HYPERLINK l bookmark196 o Current Document 6.2.2基区氧化的工艺步骤23 HYPERLINK l bookmark198 o Current Document 6.2.3测量氧化层厚度23 HYPERLINK l bookmark200 o Current Document 6.3第一次光刻工艺（光刻基区）24 HYPERLINK l bookmark202 o Current Document 6.3.1光刻原理24工艺步骤24基区硼扩散工艺26硼扩散原理26硼扩散工艺步骤26发射区氧化的工艺步骤266.6第二次光刻工艺（光刻发射

6、区）27发射区磷的扩散27磷扩散原理27磷扩散工艺步骤28引线孔氧化的工艺步骤296.9第三次光刻（光刻引线孔）30引线孔金属化31集成电路对金属化材料特性的要求31金属化步骤31光刻金属电极32心得体会32参考文献33微电子器件与工艺课程设计报告npn双极型晶体管的设计课程设计目的与任务微电子器件与工艺课程设计是有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。其目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计一晶体管

7、的图形结构设计一材料参数的选取和设计等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础。课程设计的基本内容npn双极型晶体管的设计设计一个均匀掺杂的npn型双极晶体管，满足T=300K时，共基极电流增益=0.9920,BV=90V,N=10i6cm-3。设计时应尽量减小基区宽度调制效应的影响，假设经验参数为年n=3）。CBOB2课程设计的要求与数据1了解晶体管设计的一般步骤和设计原则根据设计指标设计材料参数，包括发射区、基区和集电区掺杂浓度N,N,和N,根EBC据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。根据主要参数的设计指标确定器件的纵向结构参数，包括集电区

8、厚度W,基本宽度cwb，发射区宽度W和扩散结深X,发射结结深X等。bejcje4根据扩散结深X,发射结结深X等确定基区和发射区预扩散和再扩散的扩散温度jcje和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。根据现有工艺条件，制定详细的工艺实施方案。7撰写设计报告课程设计原理晶体管的设计是有关晶体管物理知识的综合应用。晶体管的基本理论只能反映晶体管内部的基本规律，而且这些规律往往是基于很多假设，并忽略了很多次要因素的情况下得到的，如工艺因素的影响，半导体材料的影响及杂质浓度的具体分布形式

9、等。因此，在进行晶体管设计时必须从生产实践中总结出经验数据与基本的理论结合起来，经过多次反复，才能得到切实可行的设计方案。同时，对有志从事半导体器件以及集成电路有关工作的工程技术人员来说，要系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识，晶体管设计也是必不可少的重要环节。晶体管设计过程，实际上就是根据现有的工艺水平，材料水平，设计水平和手段以及所掌握的晶体管的有关基本理论，将用户提出的或预期要得到的技术指标或功能要求，变成一个可实施的具体方案的过程。因此，设计者必须对当前所能获取的半导体材料的有关参数和工艺参数有充分的了解，并弄清晶体管的性能指标参数与材料参数，工艺参数和器件几何结

10、构参数之间的相互关系，才可能得到设计所提出的要求。但是晶体管的种类繁多，性能指标要求也就千差万别，因此要将各类晶体管的设计都要讲清楚是很难的，所以我们只能简单介绍一下晶体管设计的一般步骤和基本原则。3.1晶体管设计的一般步骤晶体管设计可大致按下列步骤进行：第一，根据预期指标要求选定主要电学参数，如掺杂浓度确定主要电学参数的设计指标。第二，根据设计指标的要求，了解同类产品的现有水平和工艺条件，结合设计指标和生产经验进行初步设计，设计内容包括以下几个方面：根据主要参数的设计指标确定器件的纵向结构参数，如集电区厚度W,基区宽度W和cb扩散结深X等。J根据设计指标确定器件的图形结构，设计器件的图形尺寸

11、，绘制出光刻版图。根据设计指标选取材料，确定材料参数，如电阻率，位错，寿命，晶向等。根据现有工艺条件，制定实施工艺方案。根据晶体管的类型进行热学设计，选择分装形式，选用合适的管壳和散热方式等。第三，根据初步设计方案，对晶体管的电学验算，并在此基础上对设计方案进行综合调整和修改。第四，根据初步设计方案进行小批测量试制，暴露问题，解决矛盾，修改和完善设计方案。3.2晶体管设计的基本原则全面权衡各电学参数间的关系，确定主要电学参数尽管晶体管的电学参数很多，但对于一类型的晶体管，其主要电学参数却只有几个，如对高频大功率管，主要的电学参数是f，BV,P和I等；而高速开关管的主要电TCBOCMCM学参数则

12、为t,t,U和U。因此，在进行设计时，必须全面权衡各电学参数间的关系，onoffBESCES正确处理各参数间的矛盾。找出器件的主要电学参数，根据主要电学参数指标进行设计，然后再根据生产实践中取得的经验进行适当调整，以满足其他电学参数的要求。（2）正确处理设计指标和工艺条件之间的矛盾，确定合适的工艺实施方案。任何一个好的设计方案都必须通过合适的工艺才能实现。因此，在设计中必须正确处理设计指标和工艺条件之间的矛盾。设计前必须了解工艺水平和设备精度，结合工艺水平进行合理设计。（3）正确处理技术指标的经济指标间的关系。设计中既要考虑高性能的技术指标，也要考虑经济效益。否则，过高的追求高性能的技术指标，

13、将使成本过高。同时，在满足设计指标的前提下，尽可能降低参数指标水准，便于降低对工艺的要求，提高产品成品率。（4）在进行产品设计时，一定要考虑器件的稳定性和可靠性。晶体管工艺参数设计晶体管的纵向结构参数设计双极晶体管是由发射结和集电结两个PN结组成的，晶体管的纵向结构就是指在垂直于两个PN结面上的结构。因此，纵向结构设计的任务有两个：首先是选取纵向尺寸，即决定衬底厚度W、集电区厚度W、基区厚度W、扩散结深X和X等；其次是确定纵向tCBjcje杂质浓度和杂质分布，即确定集电区杂质浓度N、衬底杂质浓度N表面浓N,NCsubESBS以及基区杂质浓度分布N等，并将上述参数转换成生产中的工艺控制参数。B（

14、X）集电区杂质浓度的确定集电区厚度的最小值主要由击穿电压决定，最大值受集电区串联电阻r的限制。cs对于Si器件击穿电压为V二6x10i3（N）一：由此可得集电区杂质浓度为：TOC o 1-5 h zBBC“/6x101346x10134N=（）3=（）3CBVn1+0BV由设计的要求可知C-B结的击穿电压为：BVcbo=90V根据公式,可算出集电区杂质浓度：6X1013)4BVCBO6X10134,)3=5.824X1015cm-3ni+0bvCEO4.1.2基区及发射区杂质浓度一般的晶体管各区的浓度要满足NENBNC，故N=5.824x10i5cm-3,N=1x10i6cm-3,N=2x10

15、i8cm-3CBEjVafdjVn从Ctm3/v备1xIONI35E461213574&05135245*址ID5.,rIM545H1.5324555EH4481K巾叭I24必了21L65斗1953781x伽1331iiNHHi；ii：i1Q110】勺1QI6101i10JSgnftAAdcra-l)(a)4.1.3各区少子迁移率及扩散系数的确定图1迁移率与杂质浓度的关系图(1)少子迁移率少子的迁移率可以通过迁移率与杂质浓度的关系图查出来。此关系图如图1所示通过图2可以查出在300K时，集电区、基区和发射区各自的少子的迁移率如下。C区：卩二443cm2/v.s；cpB区：卩=1248cm2/v

16、.s；BnE区：卩=132cm2/v.s；Ep各区的电阻率通过相对应的浓度直接读图，如图2所示。图2电阻率与杂质浓度的关系图（半导体器件物理P109）可得衬底电阻率：PE矽240Cmp扳0.90cm（衬底）p&0.680cmCB2）各区少子扩散系数的计算根据爱因斯坦关系式：D=比半导体物理（第七版）P150qkTC区：D=0=0.0259X443=11.47cm2/sCqckTB区：D=0=0.0259x1248=32.32cm2/sBqBkTE区：D=0=0.0259X130=3.42cm2/sEqE4.1.4各区少子扩散长度的计算-LS3由L=、莎，其中少子寿命工C=106s,TBHE，T

17、e=106SL=Dt=、11.47x10-6=33.9umCCCL=Dt=32.32x10-6=56.9umBBBL=-Dt=a/3.42x10-6=18.5umEEE集电区厚度的选择（1）集电区厚度的最小值集电区厚度的最小值由击穿电压决定。通常为了满足击穿电压的要求，集电区厚度WC必须大于击穿电压时的耗尽层宽度，即因而WX（X是集电区临界击穿时的耗尽层宽度）。对于高压器件，在击穿电压附近,CmBmBWXr2sBV1WX=一SCg42CmBqNC2）集电区厚度的最大值WC的最大值受串联电阻厂CS集电结可用突变结耗尽层近似=2x8854x1-14x11.9x92=4.511um1.6x10-19

18、x5.824x1015的限制。增大集电区厚度会使串联电阻厂CS增加，饱和压降V增大，因此W的最大值受串联电阻限制。CESC考虑到实际情况最终确定WC=16um。基区宽度的计算（1）基区宽度的最大值对于低频管，与基区宽度有关的主要电学参数是卩，因此低频器件的基区宽度最大值由卩确定。当发射效率护1时，电流放大系数*=B因而设计过程中取1=4,将数据代入上式中得:ZL21百2=4x5692124=10.2um因此基区宽度的最大值可按下式估计：WB&=匸124为了使器件进入大电流状态时，电流放大系数仍能满足要求，所以基区宽度的最大值为10.2um。（2）基区宽度的最小值为了保证器件正常工作，在正常工作

19、电压下基区绝对不能穿通，确切的说，穿通指的是因为基区宽度调制效应最终导致基区准中性宽度W趋于0的物理状态。也就是说，一般认为当E-B和C-B耗尽区在基区内接触在一起时就穿通了。一旦发生穿通，E-B和C-B结就静电地联系在一起。（相关穿通内容：半导体物理（第7版）P295）。因此，对于高耐压器件，基区宽度的最小值由基区穿通电压决定。对于均匀基区晶体管，当集电结电压接近雪崩击穿时，基区一侧的耗尽层宽度为2&N1X=cBV2mBNNCBOBBC2x8.854x10-14x11.9x5.824x1015x90/=2x10-19x1016x1.5824x1016=2.09um所以基区宽度的取值范围为：2

20、.09umWBW)B(4)基区耗尽层宽度的计算E-B结基区边的耗尽层宽度的计算先求出E-B结的内建电势101L(=0.853VkTNNV二lne_二0.0259lnbiEBqn2i再求出E-B结基区边的耗尽层宽度XUnEB2KsqVNBiEBB-1122x8.854x10-14x11.91X1.6x10-191016x0.853U0.332umC-B结基区边的耗尽层宽度的计算先求出C-B结的内建电势VbiCBkTNNlncbqn2i二0.0259ln5.824x1015x1016(1010)2二0.702V再求出C-B结基区边的耗尽层宽度XnCB2Ks-0-q“N厂N(N+NBBC2x8.85

21、4x11.91x1.6x10-52.72x1016x0.702U0.184um(5)总的基区宽度具体来说，由于NN，所以E-B耗尽区宽度(W)可看作位于基区内，又由NN,EBEBBC得到大多数C-B耗尽区宽度(W)位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比CBE-B结轻掺杂一侧的浓度低，所以WW另外注意到W是基区宽度，W是基区中准CBEBB中性基区宽度，也就是说，对于PNP晶体管，有：W二W+x+x，其中x和xBnEBnCBnEBnCB分别是位于n型区内的E-B和C-B耗尽区宽度。在BJT分析中W指的就是准中性基区宽度。W=W+X+X=7.04+0.332+0.184=7.56umBnE

22、BpCB符合之前计算出来的基区宽度的范围，但是这样的宽度相对应的结深过大，故根据经验值W=8um特性频率检验计算：DfUBT兀W2B32.32兀(8x10-4cm)2=16.075MHz在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制当发射极条宽sX条件时，扩散结面仍可近似当做平面结。但当s随着特征频率f的提ejeT高，基区宽度W变窄而减小到不满足sX条件时，发射结变为旋转椭圆面，如图2所示。bej发射结集电结两个旋转椭圆面之间的基区体积大于平面结之间的基区体积，因而基区积累电荷增多，基区

23、渡越时间增长。按照旋转椭圆的关系，可以解出当s与X接近时，有效特征ej3XX频率为f=f(W)，式中g二辽。因此，石产愈大，有效特征频率Teffg2+g+1TB0WW00BBX愈低。图3也明显表明，石产越大，则基区积累电荷比平面结时增加越多。由于基区积累WB电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取X而=1，贝V：Xje=WB=8umBXjc=2,贝y：Xjc=2W=16umWBB（由于二次氧化，在考虑基区扩散深度时须对发射区掩蔽层消耗的硅进行补偿。集电结结深=发射结结深基区宽度0.46发射区掩蔽层厚度。发射结结深=12基区宽度。）对于低频功率晶体管在保证发射结处的杂质浓度

24、梯度，即发射效率不致过低的前提下图3发射极条宽对结面形状的影响4.1.8杂质表面浓度在纵向结构尺寸选定的情况下，发射区和基区表面杂质浓度及其杂质分布的情况主要影响晶体管的发射效率丫和基区电阻r。减小基区电阻r要求提高基区平均杂质浓度N和表面bbB浓度N。同时，提高基区平均杂质浓度，也有利于减小基区宽变效应和基区电导调制效应。BSR提高发射效率则要求减小R*，增大发射区和基区浓度差别。为了保证在大电流下，晶sb体管仍具有较高的发射效率，要求发射区和基区表面浓度相差两个数量级以上，即N斑102。而发射区表面浓度由于受重掺杂效应限制，而不能无限提高，一般选取NBSN=5x10i8cm-3左右，则N=

25、5X1016cm-3ESBS4.1.9芯片厚度和质量本设计选用的是电阻率为0.9Q-cm的n型硅,晶向是111。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。本设计中不用外延，晶体管直接做在衬底上，厚度大概选择200um。晶体管的横向设计4.2.1晶体管横向结构参数的选择选取晶体管的横向结构参数，实际上就是设计光刻版图。设计版图前，首先必须对设计指标进行综合分析，初步选定图形结构，然后分析电流容量和功率容量，确定

26、分割单元基区的数目。采用分割基区的多单元结构，有利于改善芯片的分布，减小热阻和降低温度。至于各单元的总体布局可以从热阻和频率特性两方面考虑。从散热角度考虑，单元数目可以多一些，单元之间的间距尽量大些。但从频率角度考虑，单元的排列应有利于内引线的均匀分布，有利于引线长度的缩短，以减小寄生参数。图5三极管俯视图故最终决定的三个区的面积分别为A=600卩m2,A=100卩m2,A=36卩m2cbe工艺参数计算晶体管工艺概述在集成电路工艺中，最早得到广泛应用的一种双极型工艺技术就是所谓的三重扩散方法，由于其成本低、工艺简单以及成品率高等优点，这种技术直到今天在某些应用领域中仍然在继续使用。这个工艺流程

27、只需七块光刻掩模版，首先在N-衬底上生长一层初始氧化层，并光刻出P+保护环扩散区窗口；保护环扩散推进完成后，去掉初始氧化层，重新生长第二次氧化层，并光刻出集电区注入窗口；集电区注入推进完成后，把二次氧化层去掉，再生长第三次氧化层，并光刻出基区注入窗口；完成基区注入后，去掉三次氧化层，并对基区杂质进行退火激活，然后生长第四次氧化层，并光刻出发射区注入窗口；发射区注入完成后，再把四次氧化层去掉，并生长最后一次氧化层，在这层氧化层上光刻出基极欧姆接触区窗口；然后进行基极欧姆接触区的N+注入,并对基极欧姆接触区和发射区注入层进行最后一次退火激活；接下来沉积欧姆接触区保护层、开接触孔、形成金属化导电层并

28、对其进行光刻和刻蚀。在基本的三重扩散工艺技术基础上所做的改进之一就是增加一个集电区埋层，即位于集电区下面的一个重掺杂的扩散区，它可以使集电区的串联电阻大大减小。引入集电区埋层后意味着集电区本身必须通过外延技术在衬底上生长出来，这项技术称为“标准埋层集电区工艺（SBC）”。不同的制造工艺会产生不同的发射结寄生电容、发射结击穿电压及基区接触电阻等。从历史发展来看，双极型晶体管的性能在很大程度上受其寄生参数的限制，在这些参数中最主要的是与欧姆接触区或器件非本征区有关的结电容。三重扩散工艺或标准埋层集电区工艺具有较大的非本征电容。较为先进的双极型器件工艺则利用自对准多晶硅结构形成器件发射区和基区的欧姆

29、接触，而金属和多晶硅的接触可以在较厚的场氧化层上制备形成，这样就使器件的结面积大大缩小。此外，利用多晶硅形成发射区欧姆接触，还可以使器件的本征电流增益有所增大。4.3.2基区硼预扩时间首先先列出表1，是计算扩散系数时所需要用到的数据，如下表一所示。杂质元素BPD/(cm2/s)00.763.85E/eV3.463.66表1：硼、磷元素在硅中的D。与激活能E注：适用温度范围（。C）为:8001350基区硼的预扩温度为950C，即1223K。E扩散系数：D=Doexp()二0.76xexp|-3.46I8.62x10-5x1223丿二4.24x10-15cm2.s通过单位表面积扩散到硅片内部的杂质

30、数量：Q(t)=X(N+N)=1.6x10-3x(1016+5.824x1015)=2.53x1013cm2jcBC根据公式Q（t）=2CDt可解得在特定温度下扩散的时间:2.53x1013二1.13x1019p4.24x10-151nt二1182s二19.7min杂质元素D(cm2/s)0E(eV)a磷（P）1.0 x10-61.75硼（B）3.0 x10-63.504.3.3基区硼扩散需要的氧化层厚度表2：硼、磷元素在二氧化硅中磷和硼的D0与EaD=DexpSi。？oIE)(=3.0 x10-6xexpKT丿二1.14x10-20cm2/s8.62x10-5x1223丿xmin=4.6Dt

31、=4.6x11.14x10-20 x1182沁1.7x10-8cm20时，修正因子为4.54。(10)根据实测B值和击穿电压，与工艺要求进行比较，如果不满足工艺条件，重新计算再扩散时间，并制定再扩散工艺条件，至到达到设计要求。磷扩散工艺实验结束。引线孔氧化的工艺步骤(在Si表面淀积扩散阻挡层，ptSi,pd2si,CoSi2等硅化物，从而改善Al/Si的接触。)1、开氧化炉，设定升温程序，升温速度不超过每分钟5C,以防止加热电阻丝保护涂层脱落，并将温度设定到800-950C，开氧气流量2升/分钟。2、将清洗好的硅片装入石英舟，然后，将石英舟推到恒温区。并按照设定好的程序开始升温。3、达到氧化温

32、度1200C后，调整氧气流量3升/分钟，并开始计时，干氧时间20.4分钟。4、在开始干氧同时，将湿氧水壶加热到9598C。干氧完成后，开湿氧流量计，立即进入湿氧化。同时关闭干氧流量计。湿氧时间16.2分钟。5、湿氧完成，开干氧流量计，调整氧气流量3升/分钟，并开始计时，干氧时间16.2分钟。6、干氧完成后，开氮气流量计，调整氮气流量3升/分钟，并开始降温，降温时间30分钟。7、将石英舟拉出，并在净化台内将硅片取出，用硅片清洗液进行清洗，甩干，同时，检测氧化层面状况和厚度。8、关氧化炉，关气体。完成后版图如图10所示:图10完成引线孔氧化后的版图第三次光刻（光刻引线孔）工艺步骤与光刻基区的一样，光刻引线孔时掩膜板如图11所示图11光刻引线孔时掩膜板3张版图重合的投影图如图12所示：引线孔集电区定位孔NXp基区D、露射区AumXGtimA=10umX10um图12双极晶体管结构示意图引线孔金属化集成电路对金属化材料特性的要求与n+、p+硅或多晶硅形成低阻的欧姆接触（接触电阻小），利于提高电路速度抗电迁移性能好，长时间在较高电流密度负荷下，金属材料的电迁移现象不致引起金属引线失效与绝缘体（SiO2）有良好的附着性耐腐蚀易于淀积和刻蚀易于键合，且键合点能经受长期工作