某饮用水有限公司调查问卷分析报告

1、数字电子钟课程设计报告题目：设计数字电子钟专业：电电子信息息工程姓名：陈陈勇指导老师师：李良良光老师师时间：220055- 112-119220066-1-1安徽理工工大学ANHUUI UUNIVVERSSITYY OFF SCCIENNCE & TTECHHNOLLOGYY设计技术术参数1时制制式为224小时时制。2采用用LEDD数码管管显示时时、分，秒采用用数字显显示。3具有有方便的的时间调调校功能能。4计时时稳定度度优于110-44，可精精确校正正计时精精度。5交流流2200V供电电，但停停电244小内要要维持正正常计时时（停电电可不显显示时间间）。6其它它附加功功能（显显示星期期、报时

2、时、停电电查看时时间）。设计原理理及其框框图数字钟的的构成附图 SSZZ-1数字字钟的构构成框图图数字钟是是一个将将“ 时”，“分”，“秒”显示于于人的视视觉器官官的计时时装置。它的计计时周期期为244小时，显示满满刻度为为23时时59分分59秒秒，另外外应有校校时功能能和一些些显示星星期、报报时、停停电查看看时间等等附加功功能。因因此，一一个基本本的数字字钟电路路主要由由译码显显示器、“时”，“分”，“秒”，“星期”计数器器、校时时电路、报时电电路和振振荡器组组成。干干电路系系统由秒秒信号发发生器、“时、分分、秒、星期”计数器器、译码码器及显显示器、校时电电路、整整点报时时电路组组成。秒秒信

3、号产产生器是是整个系系统的时时基信号号，它直直接决定定计时系系统的精精度，一一般用石石英晶体体振荡器器加分频频器来实实现。将将标准秒秒信号送送入“秒计数数器”，“秒计数数器”采用660进制制计数器器，每累累计600秒发出出一个“分脉冲冲”信号，该信号号将作为为“分计数数器”的时钟钟脉冲。“分计数数器”也采用用60进进制计数数器，每每累计660分钟钟，发出出一个“时脉冲冲”信号，该信号号将被送送到“时计数数器”。“时计数数器”采用224进制制计时器器，可实实现对一一天244小时的的累计。每累计计24小小时，发发出一个个“星期脉脉冲”信号，该信号号将被送送到“星期计计数器”，“星期计计数器” 采用

4、用7进制制计时器器，可实实现对一一周7天天的累计计。译码码显示电电路将“时”、“分”、“秒”、“星期”计数器器的输出出状态送送到七段段显示译译码器译译码，通通过七位位LEDD七段显显示器显显示出来来。整点点报时电电路时根根据计时时系统的的输出状状态产生生一脉冲冲信号，然后去去触发一一音频发发生器实实现报时时。校时时电路时时用来对对“时”、“分”、“秒”、“星期”显示数数字进行行校对调调整的。附图 SZZZ-1所所示为数数字钟的的一般构构成框图图。晶体振荡荡器电路路晶体振荡荡器电路路给数字字钟提供供一个频频率稳定定准确的的327768HHz的方方波信号号，此外外还有一一校正电电容可以以对温度度进

5、行补补偿，以以提高频频率准确确度和稳稳定度，使稳定定度优于于10-4，可可保证数数字钟的的走时准准确及稳稳定。不不管是指指针式的的电子钟钟还是数数字显示示的电子子钟都使使用了晶晶体振荡荡器电路路。分频器电电路分频器电电路将3327668Hzz的高频频方波信信号经3327668（）次分频频后得到到1Hzz的方波波信号供供秒计数数器进行行计数。分频器器实际上上也就是是计数器器。时间计数数器电路路时间计数数电路由由秒个位位和秒十十位计数数器、分分个位和和分十位位计数器器、时个个位和时时十位计计数器及及星期计计数器电电路构成成，其中中秒个位位和秒十十位计数数器、分分个位和和分十位位计数器器为600进制

6、计计数器，时个位位和时十十位计数数器为224进制制计数器器，星期期计数器器为7进进制计数数器。译码驱动动电路译码驱动动电路将将计数器器输出的的84221BCCD码转转换为数数码管需需要的逻逻辑状态态，并且且为保证证数码管管正常工工作提供供足够的的工作电电流。数码管数码管通通常有发发光二极极管（LLED）数码管管和液晶晶（LCCD）数数码管，本设计计提供的的为LEED数码码管。直流稳压压电源在电子电电路中，通常都都需要电电压稳定定的直流流电源供供电。它它是由电电源变压压器、整整流、滤滤波和稳稳压电路路等四部部分组成成。本设设计采用用的直流流稳压电电源，输输入为2220VV的交流流电，输输出为55

7、V左右右的稳定定电压。2数字字钟的工工作原理理晶体振荡荡器电路路晶体振荡荡器是构构成数字字式时钟钟的核心心，它保保证了时时钟的走走时准确确及稳定定。附图图SZZZ-2所所示电路路通过CCMOSS非门构构成的输输出为方方波的数数字式晶晶体振荡荡电路，这个电电路中，CMOOS非门门U1与晶体体、电容容和电阻阻构成晶晶体振荡荡器电路路，U22实现整整形功能能，将振振荡器输输出的近近似于正正弦波的的波形转转换为较较理想的的方波。输出反反馈电阻阻R1为非门门提供偏偏置，使使电路工工作于放放大区域域，即非非门的功功能近似似于一个个高增益益的反相相放大器器。电容容C1、C2与晶体体构成一一个谐振振型网络络，

8、完成成对振荡荡频率的的控制功功能，同同时提供供了一个个1800度相移移，从而而和非门门构成一一个正反反馈网络络，实现现了振荡荡器的功功能。由由于晶体体具有较较高的频频率稳定定性及准准确性，从而保保证了输输出频率率的稳定定和准确确晶体XTTAL的的频率选选为3227688Hz。该元件件专为数数字钟电电路而设设计，其其频率较较低，有有利于减减少分频频器级数数。其中中C1的值取取5220 ppF，CC2为300pF。C1作为校校正电容容可以对对温度进进行补偿偿，以提提高频率率准确度度和稳定定度。由于CMMOS电电路的输输入阻抗抗极高，因此反反馈电阻阻R1可选为为1M100M。本设计中中取100M。较

9、高高的反馈馈电阻有有利于提提高振荡荡频率的的稳定性性。附图SZZZ-22晶体振振荡器电电路分频器电电路因为，数数字钟的的晶体振振荡器输输出频率率较高，为了得得到HHz的秒秒信号输输入，需需要对振振荡器的的输出信信号进行行分频。通常实实现分频频器的电电路是计计数器电电路，一一般采用用多级22进制计计数器来来实现。将3227688Hz的的振荡信信号分频频为HHz的分分频倍数数为3227688（2115），即实现现该分频频功能的的计数器器相当于于15极极2进制制计数器器。这里里用一个个14级级2进制制计数器器和一个个1级22进制计计数器。2进制计计数器我我们采用用CMOOS管CCD40013BB。C

10、DD40113B其其实是一一个双DD型触发发器。它它是由两两个相同同的、独独立的数数据型触触发器组组成。每每个触发发器有独独立的数数据、置置位、复复位、时时钟输入入和Q和和eq o(sup 9( ),sdo 3(Q)输出。在时钟钟脉冲正正变化沿沿时预置置在D输输入的逻逻辑电平平转换至至Q输出出。时钟钟置位和和复位是是独立的的，分别别通过在在置位或或复位线线上高电电平完成成。附图图SZZZ-3是是CD440133B的管管脚图。附图SZZZ-33 CDD40113B的的管脚图图本设计中中采用CCD40060来来构成114级分分频电路路。附图图SZZZ-4是是CD4406的的 管脚脚图。CCD400

11、60在在数字集集成电路路中可实实现的分分频次数数最高，而且CCD40060还还包含振振荡电路路所需的的非门，使用更更为方便便。CDD40660计数数为144级2进进制计数数器，可可以将3327668Hzz的信号号分频为为2Hzz，CDD40660的时时钟输入入端两个个串接的的非门，因此可可以直接接实现振振荡和分分频的功功能。112号管管脚R是是复位清清零端，高电平平有效，（复位位全部级级）。在在CP11（CPP0）每个个负变换换计数器器前进一一个二进进制数。从3号号管脚出出来的频频率就是是2Hzz，当然然从2号号管脚出出来的频频率就是是4Hzz，依次次类推。附图SZZZ-44是CDD4066的

12、管脚脚图有上面晶晶体振荡荡器电路路和分频频器电路路的分析析，我可可以画出出它们之之间的连连接图，即是我我们所需需要的时时钟脉冲冲1Hzz的产生生电路。见附图图数字电电子钟整整机图。其中22Hz的的信号我我们可用用于调校校电路。时间计数数单元时间计数数单元有有时计数数、分计计数、秒秒计数和和星期计计数等几几个部分分。时计计数单元元一般为为24进进制计数数器，其其输出为为两位884211BCDD码形式式；分计计数和秒秒计数单单元为660进制制计数器器，其输输出也为为84221BCCD码；星期计计数单元元为7进进制计数数器，其其输出也也为两位位84221BCCD码形形式。一般采用用10进进制计数数器

13、来实实现时间间计数单单元的计计数功能能。为减减少器件件使用数数量，可可选CDD45118，附附图SZZZ-55为CDD45118的管管脚图。附图SZZZ-55为CDD45118的管管脚图CD45518是是一只双双BCDD10进进制计数数器，它它内含两两个独立立的计数数单元，有两个个计数脉脉冲输入入端，上上升沿触触发端CCP和下下降沿触触发端eq o(sup 7( ),sdo 3(EN)，若用CCP来触触发，则则eq o(sup 7( ),sdo 3(EN)接高电电平；若若用eq o(sup 7( ),sdo 3(EN)来触触发，则则CP接接高电平平。有44个输出出端Q44 QQ1，一个个清零端

14、端R，加加高电平平计数器器清零，各输出出端为00。在本本电路中中，第一一组计数数器ICC1-11用来作作秒个位位计数，输出端端为1QQ4 11Q1，计数数范围为为00000110011循环。每当计计数到110011（相当当于100进制数数的9）时，再再输入一一个计数数脉冲则则会变为为00000，这这时ICC1-11的1QQ4由高电电平变低低电平输输出一个个负跳变变脉冲到到2eq o(sup 7( ),sdo 3(EN)，作作为进位位脉冲使使第二组组计数器器IC11-2作作一次秒秒十位的的计数。同时IIC1-1开始始作下一一个计数数循环。秒十位位计数为为6进制制（可以以通过导导线连接接使100进

15、制变变为6进进制。实实现原理理：输出出端2QQ42Q32Q22Q1要从001011跳变到到00000, 中间经经过一个个瞬间状状态01110。 这时时我们只只须将22Q3、2QQ2两端经经过一个个二输入入与门CCC40081（管脚图图见附SSZZ-6）输输出到11R和22R端。）输出出端为22Q4 22Q1，计数数范围为为00000001011循环。每当计计数到附图SZZZ-66 CCC40881管脚脚图01011（相当当于100进制数数的5）时，再再输入一一个计数数脉冲则则会变为为00000，这这时ICC1-22的2QQ32Q2两端经经过一个个二输入入与门CCD40081BB输出端端再送到到

16、IC22-1的的1CPP端，作作为进位位脉冲使使IC22-1作作一次分分个位的的计数。同时IIC1-2开始始作下一一个计数数循环。同理分分计数的的实现原原理与秒秒计数的的实现原原理一样样，用第第三组计计数器IIC2-1作分分个位计计数，用用第四组组计数器器IC22-2作作分十位位计数。第三片片CD445188作为时时计数器器，但 附图SZZZ-77 CCC40773的管管脚图要设置为为24进进制。由由IC22-2的的2Q332Q2两端经经过一个个二输入入与门CCD40081BB输出端端送到IIC2-1的11CP端端，作为为进位脉脉冲使IIC3-1作一一次时个个位的计计数。计计数范围围也是000

17、00010001循循环，当当计数由由10001变为为00000输出出一个负负跳变脉脉冲到22eq o(sup 7( ),sdo 3(EN)，作为为进位脉脉冲使第第六组计计数器IIC3-2作一一次时十十位的计计数。因因为我们们要求时时间由223：559：559能跳跳到000：000：000。所以以当第二二片CDD45118向第第三片CCD45518再再发一次次脉冲时时，第三三片的输输出端22Q42Q32Q22Q11Q41Q31Q21Q1要从00010000111跳变变到00000000000，中间间经过一一个瞬间间状态00010001000。这这时我们们只须将将2Q221Q3两端经经过一个个二输

18、入入与门CCD40081BB输出到到1R、 2RR端和IIC4-1的11CP端端，输出出到ICC4-11的1CCP端的的信号作作为进位位脉冲使使IC44-1作作一次星星期的计计数。同同时ICC3-22开始作作下一个个计数循循环。星星期计数数为7进进制也要要通过导导线连接接使100进制变变为7进进制。实实现原理理：输出出端1QQ41Q31Q21Q1要从001100跳变到到00000, 中间经经过一个个瞬间状状态01111。这时我我们只须须将1QQ31Q21Q1三端经经过一个个三输出出与门CCD40073BB（管脚脚图见上上页附图图SZZZ-7）送到11R端。星期一一显示“1”，星期期二显示示“2

19、”， 星星期六显显示“6” ，星星期天显显示“日”。这是是要把IIC4-1的11Q31Q21Q1三端经经过一个个三输入入或门送送到本级级译码器器CD445188的eq o(sup 9( ),sdo 3(LT)端即即可。管管脚图见见附图SSZZ-8。附图SZZZ-88 CCC40775的管管脚图译码显示示通过上面面的分析析，我只只需要44片CDD45118和11片二输输入与门门CD440811B就可可以实现现时间的的计数功功能。但但这也仅仅是计数数，我们们还要通通过译码码器译码码送往数数码管才才能显示示出来。CD45511是是将锁存存、译码码、驱动动三种功功能集于于一身的的“三合一一”电路。锁存

20、器器的作用用是避免免在计数数过程中中出现跳跳数现象象，便于于观察和和记录。译码器器将BCCD码转转换成77段码，再经过过大电流流反相器器，驱动动共阴极极LEDD数码管管。译码码器属于于非时序序电路，其输出出状态与与时钟无无关，仅仅取决于于输入的的BCDD码。CDD45111的管脚图图如附图SSZZ-9所示示, DDA为BCDD码输入入端, ag是7笔段输出出端.eq o(sup 9( ),sdo 3(LT)为为灯测试试端, 当eq o(sup 9( ),sdo 3(LT)1时正常常显示，当eq o(sup 9( ),sdo 3(LT)0时LEDD数码管管显示全全亮笔段段“8”，可检检查数码码管

21、的质质量好坏坏，有无无笔段残残缺现象象。eq o(sup 9( ),sdo 3(BI)为强强迫消隐隐控制端端，当eq o(sup 9( ),sdo 3(BI)1是正常常显示，当eq o(sup 9( ),sdo 3(BI)0时强迫迫显示器器消隐。LE为锁锁存控制制端，当当LE0时选通通，LEE1时锁存存。从执执行逻辑辑功能的的先后顺顺序讲，eq o(sup 9( ),sdo 3(LT)具有第第一优先先权，无无论其他他输入端端为何种种状态，只要eq o(sup 9( ),sdo 3(LT)0，LEDD就显示示全亮笔笔段。eq o(sup 9( ),sdo 3(BI)具具有第二二优先权权，只要要满

22、足eq o(sup 9( ),sdo 3(LT)1、eq o(sup 9( ),sdo 3(BI)0的条件件，就强强迫显示示器消隐隐。4个个输入端端A、BB、C、D分别别与计数数器CDD45118的QQ1 QQ4 端相相连。77个笔段段输出端端agg分别与与数码管管的7个个输入端端相连。这样我我们就可可以在数数码管上上看到时时间了。数码管是是由八只只发光二二极管组组成（其其中一只只显示小小数点）。工作作时，要要求发光光二极管管的公共共阴极接接地。当当某一发发光二极极管阳极极加上高高电平时时，相应应的发光光二极管管导通，这一段段（或点点）就会会发光。若要显显示十进进制数的的十个数数码09，只只要

23、在相相应的字字段阳极极上加上上高电平平即可。例如，要显示示5时，则应在在a,cc,d,f,gg各段阳阳极上加加上高电电平。为为限制个个发光二二极管的的电流，可在它它们的公公共阴极极上串联联一只3300左右的的限流电电阻。附图SZZZ-99CD445111管脚图图调校电路路调校电路路我们用用三个单单刀开关关就可以以实现。当我们们进行调调校星期期、时或或分时，可以把把2Hzz的脉冲冲信号通通过单刀刀开关引引到星期期、时或或分的11CP端端。具体体电路见见数字电电子钟整整机电路路图。电源电路路本电路要要求用2220VV的交流流电供电电。而我我们的数数字钟电电路需要要的是33188V的直直流稳定定电压

24、，一般在在5V左左右。这这就要求求我们设设计一个个直流稳稳压电源源，使输输入为2220VV的交流流电，输输出为55V左右右的直流流稳定电电压。其其电路图图见附图图SZZZ-100。附图SZZZ-110 直直流稳压压电源220VV的交流流电网电电压u11经过变变压器变变成整流流电路要要求的交交流电压压u2,其中整整流电路路是由四四个二极极管组成成的桥式式电路。u2经经过整流流电路输输出的恒恒定直流流分量UU=0.9U22,然后后通过一一个电容容进行滤滤波。虚虚线框内内是三端端固定式式集成稳稳压器778066输出固固定电压压的典型型电路图图，电路路中接入入电容CC2、CC3用来来实现频频率补偿偿，

25、防止止稳压器器产生高高频自激激振荡和和抑制电电路引入入的高频频干扰，C4是是电解电电容，以以减小稳稳压电源源输出端端由输入入电源引引入的高高频干扰扰。D为为保护二二极管，当输入入端短路路时，给给输出电电容器CC4一个个放电通通路，防防止C44两端电电压作用用于调整整管的bbe结，造成调调整管bbe结击击穿而损损坏。经经过稳压压后，可可在1、2端我我们可得得到5.3V的的稳定电电压，11端送到到译码电电路作为为电源。2端送送到其他他电路作作为电源源。其中中电容CC5作为为停电时时用的备备用电源源，经计计算(室室温T=25时，记记时部分分工作总总平均电电流为IIDD（Typp）= 0.224A（C

26、CD40060为为0.004A，CCD40013BB为0.02A，CCD45518为为4*00.044A，CCC40081 为0.01A ，CC440733 为00.011A），且各芯芯片最低低工作电电压为33V，所所以充电电电容在在没电的的时候充充当电源源，供记记时部分分工作，它的电电压变化化范围 U=55.3-3V=2.33V，则则其储存存电荷量量Q=CC*U=22.3CC，则停停电可提提供记时时电路正正常工作作时间TT=Q/I DDD（TTyp）=2.3C/（0.24*10-6A） =955833333.3333s26662.0037hh；记时时部分工工作最大大总电流流为VDDD（MMA

27、X）=266.5A（CCD40060为为5A，CCD40013BB为1A，CCD45518为为4*55A，CCD40081为为0.225A ，CC440733为0.25A），则TMMIN=Q/II DDD（Tyyp）=2.33C/（26.5*110-66A）=867792.4533s24.1099h。)它最最少可维维持244小时。停电时时译码器器断电，停止工工作，数数码管就就停止显显示，这这样可减减少电容容C5的的开支，使它能能够维持持24小小时的供供电。如如果在停停电时想想看时间间，可以以使开关关S通路路，连通通2端，使2端端为译码码电路供供电。具具体见整整机电路路图。整点报时时电路如果在将将到整点点时，我我们要使使在离整整点差110秒时时，每隔隔1秒钟钟鸣一次次，每次次持续时时间为11秒，共共响5秒秒，前四四次为低低音5112Hzz，最后后一声为为高音110244Hz。实现电电路见整整机图。总结大二时我我们学习习了数字字