哈尔滨工程大学微机原理与接口技术第2讲

1、第1章 计算机接口基本知识11.1 8086CPU编程结构常用引脚工作模式操作时序存储器与I/O组织 280 x86微处理器简介型号发布年份字长/位集成度主频/MHz内DB/位外DB/位AB/位寻址空间高速缓冲存储器80861978162.94.771616201M无80881979准162.94.77168201M无8028619821613.462016162416M无8038619853227.512.5333232324G有80486199032120160251003232324G8K586199364310330601663264324G8K+8KP II1997647502333

2、3331643664G32K，512K3地址加法器 AH AL BH BL CH CL DH DL SP BP SI DI通用寄存器暂存寄存器ALU标志EU控制系统执行部件（EU）8086ALU数据总线（16位）1 2 3 4 5 6指令队列总线接口部件 （BIU）CSDSSSESIP内部通信寄存器8086总线总线控制逻辑数据总线（16位）地址总线（20位）1.1.1 8086编程结构48086CPU中有14个16位的寄存器，其结构如下图。 8086寄存器结构5标志寄存器FLAGS8086CPU中设立一个两字节的标志寄存器FLAGS（又称PSW、FR），有9个标志位:6个状态标志位，表示运算结

3、果的状态，包括CF、PF、AF、ZF、SF和OF；3个控制标志位，用来控制CPU的操作，包括IF、DF和TF。 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 OF DF IF TF SF ZF AF PF CF61、8086的两种工作方式 最小模式： 系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生。 最大模式： 系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成。1.1.2 常用引脚与工作模式 7

4、2. 8086引脚8（1）引脚信号设计特点地址线、数据线、状态线复用 分时复用方式，即在不同时间传送不同的信息； AD0AD15分时复用，双向工作 A19/S6A16/S3一些引脚的功能因CPU的工作方式（最小方式/最大方式）的不同而不同。 910 与工作方式有关的控制线（最小方式） 8086的MN/MX引脚接+5V时，CPU处于最小工作方式，其基本配置如下图所示。 _11与工作方式有关的控制线（最大方式） 8086的MN/MX引脚接地时，CPU处于最大工作方式，其基本配置如下图所示12时序1.总线周期的概念指令指令周期完成一条指令所需要的时间，是由一个或多个总线周期组成CPU能够识别并执行的

5、命令CPU执行各种操作的时间先后顺序1.1.3 8086微处理器的操作时序 13 8086CPU内部的逻辑操作以及与外部存储器和I/O交换数据进行的总线操作全部由CPU的时钟来定时的。CPU的基本定时单位称为时钟周期或者状态周期。假设8086的主频为10MHz，一个时钟周期为100ns。机器周期（总线周期）T状态（时钟周期） CPU为了读取指令或传送数据，需要通过总线接口部件BIU与存储器或I/O接口进行信息交互，执行对总线的操作。进行一次数据传送的总线操作定义为一个总线周期。14典型总线周期示意图 152. 8086微机系统的主要操作系统的复位与启动操作；暂停操作；总线操作；（I/O读、I/

6、O写、存贮器读、存贮器写）中断操作；最小模式下的总线保持；最大模式下的总线请求/允许。163. 最小模式下典型的时序分析 （1）最小方式下的总线读操作17写总线周期示意图（最小模式）184. 中断响应周期(对可屏蔽中断) 195. 系统的复位和启动操作 内部寄存器（除CS）清0标志寄存器清0指令队列清0将FFFFH送CS208086CPU中有14个16位的寄存器，其结构如下图。 复习21标志寄存器FLAGS8086CPU中设立一个两字节的标志寄存器FLAGS（又称PSW、FR），有9个标志位:6个状态标志位，表示运算结果的状态，包括CF、PF、AF、ZF、SF和OF；3个控制标志位，用来控制C

7、PU的操作，包括IF、DF和TF。 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 OF DF IF TF SF ZF AF PF CF228086引脚231. 存储器的分段 8086微处理器有20根地址线，可访问存储器的最大容量为1M字节。而8086内部所有的寄存器都只有16位，只能寻址64K字节。因此在8086系统中， 把整个存储空间分成许多逻辑段，每个逻辑段的容量64K字节，允许它们在整个存储空间中浮动，各个逻辑段之间可以紧密相连，也可以相互重叠（完全重叠或部分重叠）。3.3.1 8086存储器组织3.3 8086存储器和I/O

8、组织24 在8086存储空间中，各逻辑段的起始地址必须是能被16整除的地址，即段的起始地址的低4位二进制码必须是0。 段的起始地址的高16位被称为该段的段地址，把它存放在相应的段寄存器中，而段内的相对地址可用系统中的16位通用寄存器来存放，被称为偏移地址。25若已知当前有效的代码段、数据段、附加数据段和堆栈段的段地址分别为1055H、250AH、8FFBH和0EFF0H，那么它们在存储器中的分布情况如图所示。每个段可以独立地占用64K存储区。 26 各个逻辑段允许重叠例如，如果代码段中的程序占有8KB（2000H）存储区，数据段占有2KB（800H）存储区，堆栈段占有256个字节的存储区。此时

9、分段情况如图所示。27代码段的区域本可为02000H11FFFH（64KB），由于程序区只需要8KB，所以程序区结束后的地址就可作为数据段的起始地址（04000H）注意：这里所谓的重叠只是指每个区段的大小允许根据实际情况分配，而不一定非要占有64KB的最大段空间。282. 逻辑地址和物理地址 采用分段结构的存储器中，任何一个逻辑地址由段地址和偏移地址两个部分构成。它们都是无符号的16位二进制数。 任何一个存储单元对应一个20位的物理地址，它由逻辑地址变换得来，地址运算如下： 物理地址(PA)=段地址16+偏移地址(EA) 由BIU中地址加法器中完成的29 如果访问存储器要求读/写操作数，则通常

10、由DS给出段地址（必要时可修改为CS、ES或SS），而其偏移地址要由CPU的指令执行部件根据指令中所给定的寻址方式来进行计算，通常将这样计算得到的偏移地址称为有效地址（EA）。如果所采用的寻址方式是通过基址指针BP寻址，则段地址要由SS提供（必要时可以修改为CS、DS或ES）。程序设计过程中必须遵守的系统内部约定：30 如果执行的是串处理指令，当取源串时，段地址由数据段寄存器DS提供（必要时可修改为CS、ES和SS），偏移地址必须由源变址寄存器SI提供。当取目标串时，段地址必须由附加段寄存器ES提供，偏移地址必须由目标变址寄存器DI提供。 如果对存储器中的堆栈进行操作，则段地址来源于SS，偏移

11、地址来源于SP。 31操作类型段地址偏移地址正常来源其他来源取指令CS无IP堆栈指令SS无SP通用数据访问DSCS,ES,SS有效地址EA源串数据访问DSCS,ES,SSSI目标串数据访问ES无DIBP间址的指令SSCS,ES,DS有效地址EA约定的逻辑地址来源323.3.2 8086的I/O组织 CPU与外设间的信息交换是通过接口电路中的I/O端口来完成的，CPU必须能对I/O端口进行寻址，且各I/O端口的地址必须是唯一的 *I/O端口的地址编排有两种方式： 1. I/O端口独立编址（I/O映射方式）2. I/O端口与存储器单元统一编址存储器映射方式 I/O端口地址空间与存储器地址空间两者相互独立，CPU采用不同的指令分别访问I/O端口和存储器,如80X86系统 ；优点：译码电路相对简单；单独指令