最小模式下总线保持

1、3. 最小模式下的总线保持CPUI/OMDMA请求8237外设W请求W响应HOLDHLDACPU 当一个系统中有多个总线主模块时，CPU以外的其它总线主模块为了获得对总线的控制，需要向CPU发出使用总线的请求信号；而CPU得到请求之后，如果同意让出总线，就要向请求使用总线的主模块发出应答信号。8086/8088为此提供了一对专用于最小模式下的总线控制联络信号HOLD和HLDA。1CPU让出总线上升沿采样CPU重新接管总线4. 最小模式下的总线保持2CPU必须等到T4或TI状态的下降沿才发出HLDA信号。可能会延迟几个时钟周期。HOLD请求信号直接影响8086/8088总线接口部件(BIU)的工

2、作，但对执行部件(EU)的影响只是间接的。当发总线保持请求的设备将HOLD信号降为低电平时，CPU也将HLDA信号降为低电平，但是CPU不会马上重新驱动总线，而是使这些引脚继续浮空，直到CPU需要执行一个总线操作时，才结束这些引脚的浮空状态。这样就可能出现在某一小段时间中，没有任何一个模块在驱动总线。为了防止在总线的切换期间，由于没有任何主模块的驱动而造成控制线电平漂移到最小电平以下，所以，在控制线和电源之间需要连接一个提拉电阻。 说 明：32.4 8086的存储器组织和I/O组织 1. 存储器组织 8086有20根地址线，可寻址1M的存储空间。存储器仍按字节组织，每个字节只有唯一的一个地址。

3、 若存放的信息是8位的字节，将按顺序存放；若存放的数为1个字时，则字的低位字节放在低地址中，高位字节放在高地址中。对存放的字，其低位字节可以在奇数地址中开始存放，也可以在偶数地址中开始存放；前者称为非规则存放，这样存放的字称为非规则字；后者称为规则存放，这样存放的字称为规则字。 对规则字的存取可在1个总线周期完成，非规则字的存取则需要两个总线周期。4 (1) 8086存储器结构及与系统总线的连接5 (2) 8086存储器的奇偶地址读字节和字的操作62. 存储器的编址 8086有20根地址线，可寻址1M的存储空间。这1MB的内存单元按照00000FFFFFH来编址。 （1）存储器的分段结构 图见

4、后 7 （2）物理地址和逻辑地址演示11230H11240H1123H：0001H8 存储器采用分段方法进行组织的优点：可扩大寻址范围。缩短指令长度，提高了程序的允许速度。程序装配方便。 （3）存储器分段的优点9 3.8086的I/O组织 CPU接口电路外设 8086系统和外部设备之间是通过I/O 接口芯片来联系的。每个 I/O芯片都有一个或几个端口，一个端口对应了芯片内部的一个寄存器或一组寄存器。系统为每个端口分配一个地址，此地址叫端口号。 8086允许有65535（64K）个8位的I/O端口，两个编号相邻的8位端口可以组合成一个16位端口。10 端口的编址方式：I/O端口独立编址 按照0000HFFFFH来编址（用地址总线的低16位寻址）。只有两条指令可用，即： 输入：IN AX，PORT IN AL，PORT 输出：OUT PORT，AL 3.8086的I/O组织 11 3.8086的I/O组织 I/O端口与内存统一编址 优点：所有访问内存的指令都适用于外设。 缺点：把1MB的内存空间分出一部分作