微机原理与应用ppt课件(完整版)

1、目录第1章微型计算机系统概述 1. 1微型计算机发展 1. 2数据表示与数字信息编码 1. 3微型计算机系统的基本组成 第2章典型微处理器 2. 1 8086 CPU内部结构 2. 2 8086 CPU的引脚功能 2. 3 80 x86/Pentium系列CPU技术发展下一页返回目录第3章存储器技术3. 1存储器简介3. 2读/写存储器3. 3存储器管理3. 3 IBM PC/XT中的存储空间分配3. 4内部存储器技术发展3. 5外部存储器上一页返回下一页目录第4章8086 CPU指令系统4. 1指令格式与寻址方式4. 2 8086/8088 CPU指令系统第5章汇编语言程序设计5. 1汇编语

2、言的程序与语句5. 2汇编语言的伪指令5. 3汇编语言程序设计基础上一页返回下一页目录5. 4中断服务程序设计5. 5模块化程序设计第6章输入/输出技术6. 1输入/输出接口概述6. 2中断系统6. 3并行接口6. 4串行接口6. 5 DMA控制技术上一页返回下一页目录6. 6定时器/计数器6. 7 A/D及D/A接口第7章微型计算机总线技术7. 1总线基本知识7 .2系统总线7. 3外总线上一页返回下一页目录第8章系统扩展接口设计8. 1 PC机与键盘的接口8. 2 PC机与显示器的接口8. 3 PC机与打印机的接口8. 4 PC机与鼠标的接口8. 5 PC机与扫描仪的接口8. 6 PC机与

3、数码相机的接口上一页返回微机原理与应用前言 自1981年IBM公司的通用微型计算机IBM PC/XT问世以来，在短短的二十多年间，微型计算机一直以令人目不暇接的态势飞速发展。微型计算机CPU的速度越来越快，性能越来越高，应用范围越来越广，对社会和人类文明的发展影响也越来越大。因此，可以说学习微型计算机的基础知识、掌握微型计算机的基本使用技术，已成为现代社会人才应具备的基本素质之一。 微型计算机是以微处理器为核心，配以大规模集成电路存储器、输入/输出接口电路及系统总线。微型计算机的产生与发展是与组成微型计算机的核心部件微处理器的产生与发展紧密相关的。每当一种新型的微处理器出现时，就会带动微型计算

4、机中其他部件的相应发展，例如，微型计算机体系结构的进一步优化、存储器存储容量的不断增大、存取速度的不断提高、外围设备性能的不断改进及新的设备的出现等，都是与微处理器的发展相适应的。下一页返回前言 本书是根据高等院校计算机应用技术专业微机原理与应用课程教学大纲而编写的。全书共8章，系统地介绍了微型计算机的基础知识、指令系统、汇编语言和接口技术。其中汇编语言程序设计和接口技术是学习的要点。全书各章有学习目标和学习重点，并有例题解析及大量的思考与练习题，以便于学生练习。全书简明易懂，突出概念和实用技术。 本书可作为高等院校计算机类、电气电子类等相关专业的微机原理与应用课程教材，也可作为成人教育、在职

5、人员培训、高等教育自学人员和从事微型计算机硬件和软件开发的工程技术人员学习和应用的参考书。 本教材的特点是注重实际应用，以“适度、够用、实用”的原则来淡化理论部分，以深入浅出的内容来组织教学。每章均附有大量的例题和习题。因而，本教材十分适合于计算机专业、通信专业、电子信息专业及其他相关专业的读者学习，也可作为从事微机及其应用系统设计的技术人员的参考用书。上一页返回下一页前言 本教材由李鹏、王忠利主编。其中第5章由李鹏编写，第2章、第6章、附录由王忠利编写，第1章由赵生智编写，第4章、第8章由据爱云编写，第7章由刘峙编写，第3章由朱双胜编写。 限于编者水平有限，书中错误和不妥之处在所难免，恳请读

6、者批评指正上一页返回第1章微型计算机系统概述 1. 1微型计算机发展 1. 2数据表示与数字信息编码 1. 3微型计算机系统的基本组成 1. 1微型计算机发展1. 微型计算机的发展 自 1946 年第一台电子计算机问世以来，计算机的发展已经历了电子管、晶体管、中小规模 集成电路、大规模和超大规模集成电路等 4 个阶段。进入 21 世纪后，随着生物科学、神经网络 技术、纳米技术的飞速发展，生物芯片、神经网络技术进入了计算机领域计算机的发展进 入第 5 个发展阶段。 按体积、性能和价格来分，计算机可分为巨型机、大型机、中型机、小型机和微型机。微型计算机是指以微处理器为核心，配以存储器、输入/输出接

7、口电路及其设备所组成的计算机。 微型计算机采用超大规模集成电路技术，将运算器和控制器微处理器（Microprocessor）， 集成在一片硅片上。返回下一页 1. 1微型计算机发展 随着微电子与超大规模集成电路技术的发展，微型计算机技术的发展基本遵循摩尔定律， 微处理器集成度每隔 18 个月翻一番，芯片性能随之提高一倍左右。通常，微型计算机的发展是 以微处理器的发展为表征的。 2. 微型计算机的特点 微型计算机运算速度快，计算精度高，高集成度使得微处理器非常稳定，其造价低廉。又 由于微型计算机硬件平台开放，易于扩展，适应性强，因此微处理器的配套应用芯片和软件丰 富，更新也很快。此外，微型计算机

8、还具有体积小，重量轻，耗电省及维护方便等的特点。上一页返回下一页 1. 1微型计算机发展3.微型计算机的应用 科学计算是微型计算机应用的主要领域。应用包括卫星发射控制、航天飞机制造、高层建 筑设计、机械产品设计等，以及应用于生物信息学研究、基因测序、医学病理分析与处理等。 过程控制是微型计算机在工业应用中的重要领域，应用包括大型工业锅炉控制、铁路调度 控制、数控机床控制，以及由上、下位微型计算机构成的分布式工业生产自动控制系统等。嵌入式系统的发展和应用使工业控制的应用领域更加广泛，市场应用前景更加广阔。上一页返回下一页 1. 1微型计算机发展 低档的微型计算机在仪器仪表和家电的智能控制方面的应

9、用，取代了过去的硬件逻辑电路 对仪器仪表和家电的控制，用程序的重复执行以及循环控制，可以做到电路最省、控制更佳， 并可通过修改程序来修改控制方案，因而灵活多变，可靠性高。 计算机辅助设计与制造（CAD/CAM）借助微型计算机调整、修改产品设计，CAM 围绕中 心数控机床及其自动化设备，用以完成部件的加工、运输、组装、测量、检查等功能，CAD 与 CAM 的集成CAD/CAM 一体化，是今后工业自动化发展的重要方向。 人工智能的主要目标是利用计算机模拟人的大脑，实现大脑对于知识学习、理解与推理、 信息处理的思维过程的研究学科。人工智能理论的新突破，特别是人工神经网络和 DNA 芯片 技术的研究，

10、急需大型并行计算机的模拟计算和新型计算机的研究。上一页返回1.2数据表示与数字信息编码1.2.1数据格式及机器数1数据格式 计算机进行整数（小数）运算和浮点数运算。计算机中常用的数据格式有以下三种：（1）定点格式 在定点格式中，小数点在数据中的位置固定不变。定点格式可表示成定点小数或定点整数。 通常，小数点的位置确定后，在运算中不再考虑小数点的问题，因而，小数点不占用存储空间。 定点数表示简单，但数的取值范围小，精度低。返回下一页1.2数据表示与数字信息编码（2）浮点格式 采用浮点格式的机器中的数据的小数点位置可变。浮点数的一般格式为： 机器浮点数应当由阶码和尾数及其符号位组成：上一页返回下一

11、页1.2数据表示与数字信息编码 为便于软件移植，按照 IEEE754 标准，32 位浮点数和 64 位浮点数的标准格式为： 上一页返回下一页1.2数据表示与数字信息编码（3）带符号数和无符号数 对于整数来说最高有效位为符号位，则该数为带符号数；反之，若数的最高有效位为数值 位，则为无符号数。无符号数不一定是正数，当数据处理时，若不需要考虑数的正负，则可以 使用无符号数。带符号数和无符号数的取值范围不同。对于字长为 8 位的定点整数，无符号数 的取值范围是 0X255，有符号数的取值范围是 -128X127。上一页返回下一页1.2数据表示与数字信息编码2. 机器数表示正数的原码、反码、补码相同，

12、即 x原 = x反 = x补。负数的机器数求解方法如下：反码：将其原码符号位保持不变，数值位按位取反；补码：将反码末位加 1。 当计算机采用不同的码制时，运算器和控制器的结构将不同。由于补码具有唯一性，因此小型计算机和微型机大都为补码机。计算机中引入补码可以使： 符号位和数值位成为一体，共同参与运算，运算结果的符号位由运算得出。 上一页返回下一页1.2数据表示与数字信息编码 减法可以转换成加法运算来完成，乘法和除法可以通过加法和移位运算来完成。这样，二进制数的四则运算只须加减法和移位运算即可完成。 由此可见，计算机中引入补码的目的是简化运算方法，从而简化运算器的结构和设计。1.2.2数字信息编

13、码的概念1. 二进制编码的十进制数 计算机内部采用二进制数，而外部数据的输入输出使用十进制数。为此，采用编码方式来完成二十进制数的转换。8421BCD 码就是用 4 位二进制数的编码来表示十进制数，见表1-2。采用 8421BCD 码可以直接使用二进制数部件完成十进制数的存储和运算。上一页返回下一页1.2数据表示与数字信息编码2. 字符编码 ASCII 码（(American Standard Code for Information Interchange）是国际通用的字符编码标准。 ASCII 码采用 7 位二进制数编码表示 128 个字符，其中 34 个起控制作用的称为功能码，其余的94

14、 个符号称为信息码，供书写程序和描述命令之用。3. 汉字编码 当计算机用于汉字处理或汉字的输入、输出时，可用若干位二进制编码来表示一个汉字。 通常，一个汉字的编码可用内码、字模码和外码来描述。内码是用于汉字的存储、交换等操作 的计算机内部代码。一个汉字内码通常用两个字节表示，且这两个字节的最高位均为 1，以区 别英文字符的 7 位 ASCII 码。字模码是汉字的输出编码，字库中存放的就是字模码。外码是汉 字的输入码，用来输入汉字的编码。 上一页返回1.3微型计算机系统的基本组成1.3.1微型计算机的硬件结构 微型计算机系统由硬件和软件组成。冯诺依曼在 1946 年首次提出计算机的组成和工作 方

15、式：计算机分为运算器、控制器、存储器、输入和输出设备五大部分并通过总线（BUS）连 接起来，计算机内部采用二进制，采用程序存储的工作方式。微型计算机的一般结构如图 1-1 所示。微处理器，即中央处理单元 CPU（Central Processing Unit）由运算器和控制器构成，将 控制器、运算器、存储器合称微型计算机的主机，主机和输入和输出设备再附加软件就构成了 微型计算机系统。返回下一页1.3微型计算机系统的基本组成1. 运算器、控制器 运算器实现算术、逻辑运算和其它操作。运算器的硬件结构决定了它所能实现的功能。控 制器是指挥机器工作的控制中心，它通过执行指令来控制全机工作。指令是规定计

16、算机执行特 定操作的命令，通常一条指令对应着一种基本操作，一台计算机能执行什么样的操作由其指令 系统决定。在使用计算机时，必须把要解决的问题编成一条条指令，这些指令的有序集合就是 程序。指令通常以机器码（Machine Code）的形式存放在存储器中。为完成一条指令所规定的 操作，计算机的各个部件需要完成一系列的基本动作，这些基本动作按照特定的时序。控制器 的作用就是根据指令的规定，在不同的节拍电位信号将相应的控制信号送至计算机的相关部件。上一页返回下一页1.3微型计算机系统的基本组成2. 存储器 存储器用以存储数据和指令。在计算机内部，通常使用半导体存储器，称为内存储器（简 称内存）。内存储

17、器的工作速度较高，和 CPU 的速度基本匹配，但内存容量是有限的；另外， 断电后，内存信息将全部丢失，这就引入了外部存储器（外存）。外存属于外部接口设备，一般不能直接与 CPU 交换信息。通常，用内存存放常用的程序或正在运行的指令或数据，而其它大量的信息则存放在外存，如磁盘、磁带、光盘等存储介质中。上一页返回下一页1.3微型计算机系统的基本组成3. 输入/输出设备及其接口电路 输入/输出设备(Input/Output Peripheral)用以计算机与外界进行信息交换的接口设备，简称I/O 设备。 输入设备能够将各种形式的信息转换为计算机所能接受的数据形式。常用的输入设备有键 盘、模数/数模转

18、换器、扫描仪等。输出设备能够将计算机处理的结果转换为人或其它设备所能 识别的形式，如显示器，各种打印机、绘图仪、投影仪等。上一页返回下一页1.3微型计算机系统的基本组成4. 总线 总线是计算机各个部件进行信息传输的公共通道。为保证信息能正确传递，在任意时刻，总线上只允许传递一组信息。 若按总线上传输信息的性质划分，总线可分为： 地址总线（Address Bus）：用来传输 CPU 输出的地址信号，确定被访问存储单元、输入/输端口地址。 数据总线（Data Bus）：用来传输数据，即数据总线是在 CPU 与存储器或 I/O 接口之 间、内存储器与 I/O 设备之间，以及外存储器之间进行数据传输的

19、双向公共通道。 控制总线（Control Bus）：配合数据的传输需用控制总线来传送各种控制信号、时序信号和状态信息。上一页返回下一页1.3微型计算机系统的基本组成1.3.2微型计算机的软件系统1. 操作系统 操作系统是能够管理和协调计算机软硬件资源的合理分配与使用，方便用户使用计算机的系统程序的集合。常用的单用户操作系统有 MS-DOS，分时/多用户操作系统有 UNIX 和Windows2000 等。2. 语言处理程序 计算机语言是人机通信的工具。计算机仅能读懂机器语言，但机器语言的编制烦琐。为此， 产生了汇编语言，即将指令的操作码和地址码用易于记忆的助记符来表示。用汇编语言写的源 程序须经

20、汇编程序（Assembler）翻译成用机器码表示的目标程序（Object Program）后，机器 才能识别和执行。上一页返回下一页1.3微型计算机系统的基本组成3. 应用软件 用户利用计算机及各种系统软件，编制解决各种实际问题的程序，这些程序集合通称应用 软件。应用软件在逐步标准化、模块化，以形成解决各种典型问题的应用程序的组合，即软件 包。常用的应用软件有文字处理软件 Word、电子表格 Excel、图形图像处理软件 Photoshop 等。4. 软件开发环境 这类软件的目的是为应用程序的编写、解释、编译等提供便捷的调试工具和良好集成环境。上一页返回表 1-2 常用编码形式十进制数的对应关

21、系十进制数十六进制数8421BCD十进制数十六进制数8421BCD000000 0000880000 1000110000 0001990000 1001220000 001010A0001 0000330000 001111B0001 0001440000 010012C0001 0010550000 010113D0001 0011660000 011014E0001 0100770000 011115F0001 0101返回图1-1 微型计算机的基本结构返回第2章典型微处理器 2. 1 8086 CPU内部结构 2. 2 8086 CPU的引脚功能 2. 3 80 x86/Pentium

22、系列CPU技术发展 2. 1 8086 CPU内部结构2.1.18086 CPU 的内部功能结构1. Intel 8086 CPU 的组成结构 Intel 8086 CPU 从功能上分为总线接口单元 BIU（Bus Interface Unit）和执行单元 EU（Execute Unit）两部分，见图 2-1。Intel 8086 CPU 采用指令流水线结构，访问存储器与执行指令的操作 分别由 BIU 和 EU 分别承担，EU 和 BIU 分工合作、并行操作。返回下一页2. 1 8086 CPU内部结构2. 寄存器结构（1）通用寄存器（General Register） 数据寄存器共有 AX、

23、BX、CX、DX 4 个，均可作为 16 位寄存器使用，也可作为独立 8 位寄存器使用，如 AH、AL、BH、BL、CH、CL、DH、DL。它们具有良好的通用特性，可 选用编程。有少数指令，隐含使用寄存器。(2）段寄存器（Segment Register） 8086CPU 将存储器分段管理，把将要运行的程序各模块分别放在不同的存储段中。每个存 储段用一个段寄存器来指示它的首地址（即段首址），同时给出访问存储单元的偏移量。通用 寄存器的特定、隐含使用见表 2-1。上一页返回下一页2. 1 8086 CPU内部结构（3）指令指针寄存器 IP（Instruction Pointer） IP 是指令的

24、地址指针寄存器。在程序运行期间，CPU 自动修改 IP 的值，使它始终保持正在执行指令的下一条指令代码的起始地址的偏移量。（4）标志寄存器（Flags Register） 16 位标志寄存器的作用反映 CPU 在程序运行时的某些状态，该寄存器又称为程序状态字 PSW（Program Status Word）寄存器，该寄存器中有 9 个标志位，其中 6 个标志位（CF，PF， AF，ZF，SF，OF）作为状态标志，记载了刚刚执行完算术运算或逻辑运算指令后的某些特征。 另外 3 个标志位（TF，IF，DF）作为控制标志，对执行的指令时起控制作用。图 2-3 中除指明 控制标志位外，其余均为状态标志

25、位。 上一页返回下一页2. 1 8086 CPU内部结构2.1.2存储器组织1存储器的组成 存储器是由若干存储单元组成的存储整体。每个存储单元的唯一地址编号称为物理地址（Physical Address）。8086CPU 共有 20 根地址线，可直接寻址 220=1MB 内存空间，地址范围是 00000H0FFFFFH。 8086/8088 存储器相邻字节地址单元数据构成一个字数据，用低地址值的字节单元地址作 为该字单元地址，一个字数据的高/低 8 位存储在高/低地址字节单元中。 1MB 存储空间划分成若干段，每个段限长 64KB，都是可独立寻址逻辑单元。每个段在物 理存储器中的段基址是 16

26、 的整数倍。各个逻辑段在物理存储器中可以是邻接、间隔、部分重叠 和完全重叠的。一个物理存储单元可映像到一个或多个逻辑段。上一页返回下一页2. 1 8086 CPU内部结构2逻辑地址与物理地址 8086/8088 系列微机的存储单元都有物理地址和逻辑地址（Logical Address）两个地址。 CPU 与存储器之间的数据交换使用物理地址，程序设计使用逻辑地址，不直接使用物理地 址，这有利于存储器的动态管理。一个逻辑地址由段基址和偏移量（OFFSET）两部分组成， 偏移量表示某存储单元与它所在段的段基址之间的字节距离，通常将根据寻址方式计算出的偏移量称为有效地址 EA（Effective Ad

27、dress）。 CPU 访问存储器时，BIU 把逻辑地址转换成物理地址。转换方法为： 将逻辑地址中的段基址左移位，形成 20 位的段首址； 加 16 位的偏移量，产生 20 位的物理地址。上一页返回下一页2. 1 8086 CPU内部结构3堆栈设置与操作 堆栈（Stack）主要用于暂存数据和保护现场数据，应用于过程调用或中断处理时的断点信 息暂存。堆栈是由特定存储单元构成的一个存储区，堆栈数据操作遵循先进后出（FILOFirst In Last Out）原则。堆栈的基本结构见图 2-4。（1）堆栈设置 采用软件方法设置堆栈。用软件在存储器中划出一块特定存储区域作为堆栈区。堆栈区的一端固定，另一

28、端浮动，固定端叫栈底（Bottom），占用低地址，浮动端叫栈顶（Top），占用高地址；数据存取在栈顶进行，堆栈指针 SP 指示现行堆栈栈顶数据位置，堆栈结构见图 2-4。上一页返回下一页2. 1 8086 CPU内部结构 8086CPU 寻址的堆栈是由堆栈段寄存器指定的一段存储区。通常，堆栈段中所包含的存储 单元字节数就是堆栈深度（即堆栈长度）。栈底是堆栈段最大单元地址，栈顶由堆栈指针 SP 指向，SP 值是段基址与栈顶之间的偏移量，SP 的初始化值是堆栈的深度。 8086CPU 寻址的堆栈最大 64KB，如用户程序要扩大堆栈区域或更换堆栈区（已设置几个 堆栈段），可用重新设置堆栈段寄存器 S

29、S 的办法来实现。在用户程序中每次更换堆栈段寄存 器时，必须给 SP 赋新值。8086/8088 的堆栈操作对象是字数据。上一页返回下一页2. 1 8086 CPU内部结构（2）堆栈操作 堆栈的基本操作有设置堆栈、进栈和出栈三种操作。 堆栈的设置主要是对堆栈段寄存器SS和堆栈指针SP的赋值。进栈就是把字数据压入堆栈。 出栈是从堆栈顶部弹出一个字数据送回寄存器或字存储单元中。上一页返回2.28086CPU 的引脚功能2.2.18086/8088 的引脚信号和功能 8086 和 8088 的引脚信号图如图 2-5 所示。8086/8088 各引脚信号的功能如下：AD15AD0（Address Da

30、ta Bus）地址/数据复用引脚 在 8086 中作为地址和数据的复用引脚，在总线周期的 T1 状态用来输出要访问的存储器或I/O 端口地址。T2T3 状态，则是传输数据。在 8088 中，A815 是单纯的地址输出引脚。A19/S6A16/S3（Address/Status）地址状态复用引脚 NMI（Non-Maskable Interrupt）非屏蔽中断引脚返回下一页2.28086CPU 的引脚功能 NTR（Interrupt Request）可屏蔽中断请求信号引脚 CPU 在执行每条指令的最后一个时钟周期会对INTR 信号进行采样，如果CPU 中的中断 允许标志IF 为，且又接收到INT

31、R 引脚为高电平信号输入，则CPU 就在结束当前指令后，响应中断请求，进入相应的中断处理子程序。 Read）读信号引脚 CLK（Clock）时钟引脚 （Bus High Enable/Status）高位数据总线允许状态复用引脚8086的引脚 上一页返回下一页2.28086CPU 的引脚功能2.2.28086 芯片构成最大/最小系统1最小工作模式 当 8086/8088 的第 33 脚 MN / MX 接+5V 时，就处于最小工作模式下，此时第 2431 脚的信号功能和作用为：INTA （Interrupt Acknowledge）中断响应信号 中断响应信号输出引脚，反映 8086/8088CP

32、U 是否接受外设送到 INTR 引脚的中断请求信号。 INTA 信号实际上是位于连续周期中的两个负脉冲，在每个总线周期的 T2T3 和 Tw 状态，INTA 端为低电平。第一个负脉冲通知外设的接口，它发出的中断请求已允许，外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而 CPU 便得到了有关此中断请求的详尽信息。上一页返回下一页2.28086CPU 的引脚功能(2)ALE（Address Latch Enable）地址锁存允许信号 地址锁存允许信号输出引脚，在任何一个总线周期的 T1 状态，ALE 输出高电平有效信号， 表示当前在地址/数据复用总线上输出的是地址信息，地址锁存器 82

33、82/8283 用 ALE 作锁存信号， 进行地址锁存。特别要注意的是在构成最小系统时，ALE 端不能被浮空。DEN （Data Enable）数据允许信号 数据允许信号输出引脚，低电平有效，8286/8287 总线收发器将 DEN 作为输出允许信号。打开或者关闭总线收发器。DT /R （Data Transmit/Receive）数据收发 数据发送或者接受信号输出引脚。为总线收发器 8286/8287 提供数据传送方向控制信息。如 DT /R 为高电平，则进行数据发送；如 DT /R 为低电平，则进行数据接收。上一页返回下一页2.28086CPU 的引脚功能M / IO （Memory/In

34、put and Output）存储器/输入或输出控制信号 存储器或输入输出控制信号输出引脚，高电平时，表示 CPU 和存储器之间进行数据传输；低电平时，表示 CPU 和输入/输出设备之间进行数据传输。WR （Write）写信号HOLD（Hold Request）总线保持请求信号HLDA（Hold Acknowledge）总线保持响应信号 该信号与 HOLD 信号配合使用。当 HLDA 有效时，表示 CPU 对其它主部件的总线请求做出响应，与此同时，所有与三态门相接的 CPU 的引脚呈现高阻抗，从而让出了系统总线。上一页返回下一页2.28086CPU 的引脚功能 图 2-6 是 8086 在最小

35、模式下的典型配置。在 8086 的最小模式中，硬件包括：一片 8284A时钟发生器；三片 8282 或 74LS373 地址锁存器；两片 8286/8287 作为总线收发器，用以增加数 据总线的驱动能力。 在总线周期的前半部分，CPU 送出地址信号，为配合存储器、I/O 接口电路读写时序的要求，地址必须锁存， CPU 送出高电平允许地址锁存信号 ALE。上一页返回下一页2.28086CPU 的引脚功能 除了地址信号外， BHE信号也需要锁存。在后面的时序图上，将会看到地址/数据总线是复用的，而BHE和S7（在当前芯片设计中，S7未被赋予意义）也是复用的，所以在总线周期前半部分中输出地址信号和B

36、HE信号。在总线周期的后半部分中改变含义，因为有了锁存器对地址和 进行锁存，所以在总线周期的后半部分，地址和数据同时出现在系统的地址总线和数据总线上；同样，此时 BHE也在锁存器输出端呈现有效电平，于是确保了CPU对锁存器和I/O设备的正常读/写操作。 8282是8位典型锁存器芯片，可用8D触发器74LS373完全代换，而8086系统采用20位地址，加上信号，所以，需要三片8282作为地址锁存器。8282与CPU的连接如图2-7所示。上一页返回下一页2.28086CPU 的引脚功能 当一个系统中所含的外设接口较多时，数据总线上需要有发送器和接收器来增加驱动能力。发送器和接收器简称为收发器，也称

37、为总线驱动器。 Intel 系统的典型收发器为 8 位的 8286 芯片，可用双向驱动门 74LS245 来替换，显然 8088系统，只用一片 8286 就可构成数据总线收发器，而 8086 系统中，则要用两片 8286。8088 与8282 连接如图 2-8 所示， 在设计系统总线时，有时希望提供给各部件数据信号的相位正好和CPU 的原始数据信号相反；反过来也一样，也就需要将外部数据信号反一个相位再提供给CPU。为了满足这种要求，INTEL公司又提供了另一种功能和8286相仿的芯片8287。在这样的系统中，一般对地址信号也要求反一个相位。这时，地址锁存器就不用8282，而是采用Intel 公

38、司的另一种芯片8283，其功能和8282 相仿，但提供的输出信号相位相反。上一页返回下一页2.28086CPU 的引脚功能 最小模式系统中，信号M/IO、RD和WR组合起来决定了系统中数据传输的方式。其组合方式和对应功能如表2-7所示。上一页返回下一页2.28086CPU 的引脚功能2. 最大工作模式 由前知，8086CPU 在最大工作模式下有多个处理器在工作，此时就必须增设总线控制器8288 和总线仲裁器 8289，实现总线使用权的交接和总线优先权的仲裁。1）最大工作模式的状态信号 最大工作模式的典型配置见图 2-10。这时，8086/8088 的 MN / MX 引脚接地。最大工作模式时，

39、8086/8088 的第 2431 引脚的信号含义如下：(1)QS1 和 QS0（Instruction Queue Status）指令队列状态信号 在最大工作模式时，第 24 及 25 引脚作为 QS1 及 QS0 信号输出端，这两个信号提供总线周 期的前一个状态中指令队列的状态。QS1 及 QS0 的组合功能见表 2-8。上一页返回下一页2.28086CPU 的引脚功能(2) S2、S1及S2（Bus Cycle Status）总线周期状态信号 在最大工作模式时，第2628引脚为 、及 信号输出端。它们提供当前总线周期中所进行的数据传输过程类型。由总线控制器8288根据这些信号对存储器及I

40、/O进行控制。其对应的操作见表2-9。(3)（Lock）总线封锁信号 在最大工作模式时，第29 引脚为总线封锁信号输出端。当为低电平时，其它总线主控部件都不能占用总线。在DMA期间，LOCK端被浮空而处于高阻状态。 (4) （Request/Grant）总线请求信号（输入）/总线请求允许信号 在最大工作模式时，第30及31引脚分别为总线请求信号输入端/总线请求允许信号输出端，可供CPU以外两个协处理器用来发出使用总线请求和接收CPU对总线请求信号的回答信号。这两个应答信号都是双向的。 的优先级比的高。上一页返回下一页2.28086CPU 的引脚功能2）总线控制器 82888288总线控制器的内

41、部结构及引脚排列见图2-11 8288产生的ALE、DT/R及DEN信号与最小工作模式时相同，但DEN信号的极性相反。 8288产生的总线命令是由8086的总线状态信号 、及所决定的。这些信号所产生的总线命令见表2-10。（3）总线仲裁控制器 8289 多处理器系统中必须采用总线仲裁器 8289 来确定总线使用权，并将总线使用权赋给优先 级别较高的处理器使用。在解决总线争用的问题上，8289 采用并行优先权仲裁、串行优先权仲 裁和循环优先权仲裁方式三种优先权处理方法。上一页返回下一页2.28086CPU 的引脚功能2.2.38086CPU 的主要操作功能1. 系统的复位和启动操作 8086 的

42、复位和启动操作通过在 RESET 引脚施加触发信号来执行，见图 2-12。 当 RESET 引脚接收到高电平后的第一个时钟周期的上升沿，即图 2-12 的时，8086/8088 进入内部 RESET 阶段。再过一个时钟周期，所有三态输出线就被设置成高阻状态，并且一直 维持高阻状态，直到 RESET 信号回到低电平。但在进入高阻状态的前半个时钟周期，即在前 一个时钟周期的低电平期间，见图 2-12，这些三态输出线被设置成无作用状态。等到时钟信号 又成为高电平时，三态输出线才进入高阻状态。上一页返回下一页2.28086CPU 的引脚功能 当 8086/8088 进入内部 RESET 时，CPU 结

43、束现行操作，维持在复位状态，这时 CPU 各内 部寄存器都被设为初值，见表 2-11。复位状态的代码段寄存器 CS 和指令指针寄存器 IP 分别被 初始化为 FFFFH 和 0000H。所以，8086/8088 在复位之后再重新启动时，便从内存的 FFFF0H 处开始执行指令，使系统在启动时，能自动进入系统程序。 在复位时，标志寄存器被清零，系统程序处于启动状态，需要通过指令设置有关标志。 复位信号 RESET 从高电平到低电平的跳变将触发 CPU 内部的复位逻辑电路，经过 7 个时钟周期之后，CPU 就启动而恢复正常工作，即从 FFFF0H 处开始执行程序。上一页返回下一页2.28086CP

44、U 的引脚功能2. 总线读操作和总线写操作 8086CPU 与存储器或外设之间的数据交换通过总线操作实现，基本时序用总线周期描述， 一个总线周期至少包含 4 个时钟周期，时钟周期由时钟频率来确定。（1）最小模式的总线读操作 8086/8088 最小工作模式总线读操作时序见图 2-13。一个基本的读操作周期包含 4 个状态，即 T1、T2、T3 和 T4。在存储器和外设速度较慢时，要在 T3 之后插入一个或数个等待状态 Tw。上一页返回下一页2.28086CPU 的引脚功能（2）最小工作模式下的总线写操作 总线写操作发生的过程与总线读操作完全类似，一个基本的写操作周期包含 T1T4 四个状 态。

45、但当存储器和外设较慢时，在 T3 和 T4 状态之间，可能插入几个等待状态 Tw。不同是是 CPU 控制信号为 WR ，数据是从 CPU 输出到存储器或者外设，具体时序见图 2-14。上一页返回2.380 x86/Pentium 系列 CPU 技术发展2.3.180 x86/Pentium 系列 CPU 的功能结构1. 80386 80386 是 32 位 80 x86/Pentium 系列 CPU 中的首个 32 位处理器。80386 拥有 32 位数据线和32 位地址线，内部寄存器与数据线 32 位，段寄存器为 16 位。80386 CPU 首次将 32 位的寄存器组引入 80 x86 体

46、系结构的 CPU 中，能够用于计算和寻址操作。每个 32 位寄存器的低半部分与 8086/8088、80286 的 16 位寄存器具有相同特性，完全向下兼容。80386 提供虚拟 8086 方式，以便在新 32 位 CPU 上最有效执行为 8086CPU 编写的程序。80386 的功能结构如图 2-15 所示。返回下一页2.380 x86/Pentium 系列 CPU 技术发展 80386 由 6 个能并行操作的功能部件组成，即总线接口部件、代码预取部件、指令译码部 件、存储器管理部件、指令执行与控制部件。这些部件按流水线结构设计，指令的预取、译码、 执行等步骤由各自的处理部件并行处理。可同时

47、处理多条指令，提高微处理器的处理速度。 存储器管理部件 MMU 由分段部件和分页机构组成。分段部件通过提供寻址机构对逻辑地 址空间进行管理，实现任务之间的隔离，也可以实现指令和数据区的再定位。80386 微处理器 首次将分页机制引入到 80 x86 结构中，定长 4KB 的页为虚拟存储管理提供了基础，较 8086/8088上一页返回下一页2.380 x86/Pentium 系列 CPU 技术发展2. 80486 80486 是将 386CPU、80387 FPU 和片上 Cache 集成在一个芯片上，使得 32 位 80 x86/Pentium 系列 CPU 结构更加完善。相对于 80386C

48、PU，80486 的是将 80386 的指令译码和执行部件扩展 成五级流水，增强了并行处理能力；增加 8KB 高速缓存 Cache，提高了 CPU 存储器访问效率。 已实现 Cache 技术的 CPU 如表 2-12 所示；总线接口部件更加复杂，支持外部二级高速缓存 L2 和多处理器系统；首次将 80387 FPU 集成在同一个芯片上。 80486 从功能结构来奠定了后续发展的 32 位 80 x86/Pentium 系列 CPU 的基本结构。上一页返回下一页2.380 x86/Pentium 系列 CPU 技术发展3. Pentium Pentium 系列的最后一个处理器把 MMX 技术引入

49、 CPU 结构。MMX 技术用单指令多数据 流（SIMD）执行方式在包含 64 位 MMX 寄存器中的包装的整型数据上执行并行计算。此技术 在多媒体、数据压缩等方面极大增强了 32 位 80 x86/Pentium 系列 CPU 的性能。4. Pentium Pro 、Pentium II Pentium Pro 是基于超标量微结构的首个处理器。全新微结构使其性能明显超过奔腾处理 器。Pentium Pro 具有三路超标量，允许每个时钟周期执行三条指令，引入动态执行概念（微数 据流分析、超顺序执行、分支预测和推理执行）。Pentium Pro 拥有 16KB L1 和 256KB L2。Pen

50、tium Pro 扩展地址总线至 36 位，可寻址 64GB 物理地址空间，此外 Pentium Pro 还支持多处理器系统。 Pentium II 是将把 MMX 技术加至 Pentium Pro 系列的处理器。拥有 32KB L1 和 512 KB/1 MB L2。Pentium II Xeon 处理器支持运行在“全时钟速度”后沿总线上的 2MB L2，以满足中高性能服务器与工作站的要求。上一页返回下一页2.380 x86/Pentium 系列 CPU 技术发展5. Pentium III、Pentium Pentium III 引进流 SIMD 扩展（SSE）至 32 位系统结构。SSE

51、 扩展把由 MMX 引进的 SIMD执行模式扩展为新的 128 位寄存器和能在包装的单精度浮点数上执行 SIMD 操作。 Pentium 是最新的 32 位 CPU，是第一个基于 NetBurst 微结构的 CPU。NetBurst 微结构 是 32 位微结构，它允许处理器能在比以前的 32 位 CPU 更高的时钟速度和性能等级上进行操作。 Pentium CPU 主要有以下高级特性：Intel NetBurst 微结构的首次实现：包括快速的执行引擎、 Hyper 流水线技术、高级的动态执行、创新的新 Cache 子系统；流 SIMD 扩展 2（SSE2）：用 144 条新指令扩展 Intel

52、 MMX 技术和 SSE 扩展，包括支持 128 位 SIMD 整数算术操作、128 位 SIMD 双精度浮点操作、Cache 和存储管理等操作；400 MHz NetBurst 微结构系统总线：提供每秒 3.2G 字节的吞吐率（比 Pentium III 处理器快三倍）；兼容与已在 32 位 80 x86/Pentium 系列 CPU 系统结构上所运行的已存在的应用程序和操作系统。上一页返回下一页2.380 x86/Pentium 系列 CPU 技术发展2.3.280 x86/Pentium 系列 CPU 的指令系统1. Pentium MMX 引入的指令 通过对图形、视频、音频等各种多媒体

53、处理程序的分析，发现它们具有共同的特性：小的 整数数据类型（图像像素 8 位整型数据，音频采用 16 位）；小的高度重复的循环体；频繁的乘 法与累加；高计算量的算法；高度的并行操作。为此开发了采用 MMX 技术的 Pentium CPU， 充分发掘现有 80 x86 体系结构的特点，特别是其整型数据并行操作的潜力，大大增强了 32 位 CPU 的多媒体处理性能。上一页返回下一页2.380 x86/Pentium 系列 CPU 技术发展2. SSE 指令、SSE2 指令 MMX 技术在其 32 位系统结构中引入了单指令多数据功能（SIMD）以及 64 位 MMX 寄存器和 64 位包装的数据类型

54、，允许在包装的整数上执行 SIMD 操作。 SSE 扩展了 32 位体系结构的所有执行模式：保护模式、实地址模式以及虚拟 8086 模式。 Pentium 把流 SIMD 扩展（SSE）引入至 32 位系统结构。在处理器中增加了 8 个 128 位的 SSE 寄存器。SSE 扩展把由 MMX 引进的 SIMD 执行模式扩展为新的 128 位寄存器和能在包装的单精度浮点数上执行 SIMD 操作。 流 SIMD 扩展 （2 SSE2）：用 144 条新指令扩展 MMX 技术和 SSE 扩展，它支持 128 位 SIMD 整数算术操作；128 位 SIMD 双精度浮点操作；Cache 和存储管理操作

55、，进一步增强了对视频、 音频等多媒体的处理能力。上一页返回表 2-1 通用寄存器的特定、隐含使用寄存器隐含/特定使用隐含/特定使用AL 或 AH在输入/输出指令中作数据寄存器。特定使用在乘法指令中，存放乘数和乘积；在除法指令中，存放被除数和商。隐含未组合 BCD 码运算校正指令；某些串操作指令中（LODS，STOS，SCAS）。隐含AH在 LAHF 指令中作目的寄存器。隐含AL组合式 BCD 码的加减法校正指令；在 XLAT 指令中，作目的寄存器。隐含BX在 XLAT 指令中，作基址寄存器。隐含CX在循环指令中，作循环次数计数器。隐含CL在移位指令中，作移位次数计数器（指令执行后，CL 中内容

56、不变）。特定使用DX在字数据乘/除法指令中作辅助累加器（存放乘积和被除数的高 16 位）。隐含SP在堆栈操作（PUSH，POP，PUSHF，POPF）中作堆栈指针。隐含SI串操作指令中用如源变址寄存器。（MOVSB/W，LODS/W，CMPS）隐含DI串操作指令中用如目的变址寄存器。（MOVSB，STOSB，SCAS，CMPS）隐含返回表2一7 8086最小模式数据传输方式返回表 2-8 指令队列状态信号指令队列状态信号的含义QS1QS0无操作00从指令队列的第一个字节中取走代码01队列为空10从指令队列的第一个字节及后续字节中取走代码11返回表2一9总线周期状态对应的操作返回表2一10 80

57、86总线状态信号经8288所产生的总线命令返回表 2-11 CPU 复位内部寄存器状态标志寄存器清零指令指针0000HCS 寄存器FFFFHDS 寄存器0000HSS 寄存器0000HES 寄存器0000H指令队列空其它寄存器0000H返回表2一12已实现cache技术的CPU返回图2一1 8086 CPU结构返回图2一3标志寄存器返回图2一4堆栈的基本结构返回图2一5 8086/8088的引脚信息图返回图2一6 8086最小工作模式的典型配置返回图2一7 8282锁存器与8086CPU的连接返回图2一8 8286 收发器和8088CPU的连接返回图2一10 8086/8088最大工作模式的典

58、型配置返回图2一11 8288线控制器的结构及引脚返回图2一12 8086/8088的启动和复位时序返回图2一13 8086/8088最小工作模式总线读操作时序返回图2一14 8086/8088最小工作模式总线写操作时序返回图2一15 80386的功能结构返回第3章存储器技术3. 1存储器简介3. 2读/写存储器3. 3存储器管理3. 3 IBM PC/XT中的存储空间分配3. 4内部存储器技术发展3. 5外部存储器 3. 1存储器简介3.1.1存储器分类 按照构成存储器介质材料的不同来分类，存储器可分为半导体存储器、磁存储器、激光存 储器、纸卡存储器。按照工作方式的不同来分类，半导体存储器又

59、可分为随机读写存储器 RAM（Random Access Memory）和只读存储器 ROM（Read Only Memory）。返回下一页3. 1存储器简介1. 随机读写存储器 RAM 随机读写存储器 RAM 就是对其中存储单元可以随机访问的存储器芯片。按其制造工艺又 可分为双极性 RAM 和金属氧化物 RAM。 双极性 RAM 的主要特点是存取速度快，通常在几到几十纳秒。因此，双极性 RAM 主要 用于要求存取速度高的微型计算机中；而金属氧化物 RAM 集成度高，随着存储器技术的发展， 其存取速度也达到十纳秒左右，且价格便宜，因此，广泛应用于现代生产的各种微型计算机中。 金属氧化物 RAM

60、 又可分为静态读写存储器 SRAM（Static RAM）和动态读写存储器 DRAM（Dynamic RAM）。DRAM 的最大的特点是集成度特别高，目前单片动态 DRAM 芯片已达到几百兆位。但相比于 SRAM，对其信息的存贮要靠芯片内部的电容充放电来实现。由于电容漏电的存在，必须对 DRAM 存储的信息进行定期刷新。上一页返回下一页3. 1存储器简介2. 只读存储器 ROM 只读存储器 ROM 就是在一般存储器访问中只能进行信息的读取的存储器芯片。只读存储器 ROM 常见的有三类：掩膜工艺 ROM、可一次编程 ROM 和可擦除 ROM。 掩膜工艺 ROM 是芯片根据 ROM 要存储的信息，