下载本文档
版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
1、- -利用与非门设计全加器以及异或门1.利用与非门设计半加器2.利用与非门设计全加器- -3.利用与非门设计异或门试分析图19-1-2所示电路的逻辑功能。我们先不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。写出输出逻辑表达式该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下列出真值表半加器的真值表见表19-2。表中两个输入是加数A0和B0,输出有一个是和S0,另一个是进位C0。- #- -给出逻辑说明半加器是实现两个一位二进制码相加的电路，因此只能用于两个二进制码最低位的相加。因为高位二进制码相加时,有可能出现低位的进位,因此两个加数相加时还要计算低位的进位,
2、需要比半加器多进行一次相加运算。能计算低位进位的两个一位二进制码的相加电路,即为全加器。具体见图19-1-3。1+1VZX+00+10+01011+0111A0B101100CCSSSS10010S0000000(a)半加运算(b)全加运算图19-1-3半加和全加的运算规则半加器和全加器的逻辑符号图见图19-1-4。有两个输入端的是半加器,有三个输入端的是全加器，工代表相加。A一0B一0一C0一S0ABCi一i-iCiS,i(a)半加器(b)全加器图19-1-4半加器和全加器的逻辑符号4.异或门的构成异或门是一种十分有用的逻辑门,它实际上就是半加器的求和电路。前面已经提到异或逻辑关系式为Y=AB+AB=AB对于图19-l-5(a),输出逻辑表达式是=AAB-BAB实际上它可以变换为=AAB-BAB=AAB+BAB=A(A+B)+B(A+B)=AB+AB=AB(a)异或门逻辑图(b)异或门符号图19-1-5异或门逻辑图及符号异或门的逻辑符号见图19-1-5(b),异或门的真值表十分简单，当A=B时，艮卩A=B=0时，或A=B=1时，Y=0；当AHB时，艮卩A=0、B=1时，或A=1、B=0时，Y=1。异或门逻辑符号中的=1，表明输入变量中有一个“1”时，输出为“1”。而或门中的特征符号是$1，表示输入变量中有一个“1”或一个以上“1”时，输出即为“1”。请注意，每一个异或
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论