电容的模型选型容值计算与PCB布局布线

1、电容构造及模型1.1模型电容的基本公式是：式(1)显示，减小电容器极板之间的距离(d)和增加极板的截面积(A)将增加电容器的电容量。1.2寄生参数与阻抗的频次特性电容平时存在等效串通电阻(ESR)和等效串通电感2是电容器在不同工作频次下的阻抗(Zc)。(ESL)二个寄生参数。图1.2.1降低去耦电容ESL的方法去耦电容的ESL是由于内部流动的电流惹起的，使用多个去耦电容并联的方式能够降低电容的ESL影响，而且将两个去耦电容以相反走向放置在一同，进而使它们的内部电流惹起的磁通量相互抵消，能进一步降低ESL。（此方法合用于任何数目的去耦电容，注意不要侵犯DELL企业的专利）1.3不同电容的参数特性

2、电解电容器一般都有很大的电容量和很大的等效串通电感。由于它的谐振频次很低，对低频信号经过较好，而对高频信号，表现出较强的电感性，阻抗较大，所以只能使用在低频滤波上。同时，大电容还能够起到局部电荷池的作用，能够减少局部搅乱经过电源耦合出去。钽电容器一般都有较大电容量和较小等效串通电感，因而它的谐振频次会高于电解电容器，并能使用在中高频滤波上。瓷片电容器电容量和等效串通电感一般都很小，因而它的谐振频次远高于电解电容器和钽电容器，所以能使用在高频滤波和旁路电路上。由于小电容量瓷片电容器的谐振频次会比大电容量瓷片电容器的谐振频次要高，因此，在选择旁路电容时不能光采用电容值过高的瓷片电容器。1.4电容并

3、联改良特性为了改良电容的高频特性，多个不同特性的电容器能够并联起来使用。图3是多个不同特性的电容器并联后阻抗改良的效果。1.4.1电容并联时注意封装在为每个电容选择封装种类时必须谨慎。平时BOM表中会规定所有的无源元器件都要采用相同的尺寸，如都用0805电容。图10为三只电容并联后的阻抗与频次关系。由于每只电容采用相同的封装，故它们的高频响应相同。实际上，这就抵消了更小电容的采用！相反，封装尺寸应当随同电容值一同微缩，见图11。电容器的并联和反谐振2.1反谐振当电容器的电容不足，或许目标阻抗以及插入损耗由于高ESL和ESR难以实现时，可能需要并联多个电容器，如图10所示。在这种情况下，必须注意

4、出现在这些电容器中的并联谐振（称为反谐振），如图11所示，能够看到从电源端的阻抗由于反谐振会趋向于变大。反谐振是发生在两个电容器间的自谐振频次不同时的一种现象。如图12所示，并联谐振发生在其中一个电容器的电感区以及另一个电容器的电容区的频次范围内。并联谐振造成该频次范围的总阻抗增加。因此，在出现反谐振的频率范围，插入损耗会变小。图10电容并联可能出现反谐振的情况图11电容器的并联谐振图12并联谐振频次范围2.2反谐振的抑制如图13（a）所示，在电容器间嵌入谐振抑制元件比方铁氧体磁珠。如图13（b）所示，匹配电容器的电容以调整自谐振频次。如图13（c）所示，缩小电容器之间的间距和使用不同电容的电

5、容器相联合，电容值的差值低于10:1。图13（a）所示方法对改良插入损耗相当有效。可是，降低电源阻抗的效果就变小。采用图13（b）和图10（c）的方法，能够减弱反谐振，但要完全抑制反谐振是很难的。如图13（d）所示，能够采用低ESL和ESR的高性能电容器来除去反谐振问题。滤波电容、去耦电容和旁路电容3.1三个观点滤波电容用在电源整流电路中，用来滤除沟通成分。使输出的直流更平滑。去耦电容的主要功能是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的流传和将噪声引导到地，加入去耦电容后电压的纹波搅乱会显然减小。旁路电容起的主要作用是给沟通信号提供低阻抗的通路。用在有电阻连结时，接在电阻两头使

6、沟通信号顺利经过。3.2滤波电容3.2.1滤波电容的作用电路的电源线与回流线（地线）之间总要连结很多的电容器平时称为滤波电容。一般情况下，滤波电容（多为电解电容）的作用是过滤掉电流中的低频信号，但即便是低频信号，其频次也分为了好几个数量级。因此为了适合在不同频次下使用，电解电容也分为高频电容和低频电容（这里的高频是相对而言）。n-35g的主滤波电容低频滤波电容主要用于市电滤波或变压器整流后的滤波，其工作频次与市电一致为50Hz；而高频滤波电容主要工作在开关电源整流后的滤波，其工作频次为几千Hz到几万Hz。当我们将低频滤波电容用于高频电路时，由于低频滤波电容高频特性不好，它在高频充放电时内阻较大

7、，等效电感较高。因此在使用中会因电解液的频繁极化而产生较大的热量。而较高的温度将使电容内部的电解液气化，电容内压力升高，最终致使电容的鼓包和爆裂。3.2.2电源滤波电容3.2.3滤波电容的选择滤波电容在开关电源中起著特别重要的作用，怎样正确选择滤波电容，尤其是输出滤波电容的选择则是每个工程技术人员十分关心的问题。50赫兹工频电路中使用的普通电解电容器，其脉动电压频次仅为100赫兹，充放电时间是毫秒数量级。为获得更小的脉动系数，所需的电容量高达数十万微法，因此普通低频铝电解电容器的目标是以提高电容量为主，电容器的电容量、损耗角正切值以及漏电流是鉴识其优劣的主要参数。而开关电源中的输出滤波电解电容

8、器，其锯齿波电压频次高达数万赫兹，甚至是数十兆赫兹。这时电容量并不是其主要指标，权衡高频铝电解电容优劣的标准是“阻抗-频次”特性。要求在开关电源的工作频次内要有较低的等效阻抗，同时关于半导体器件工作时产生的高频尖峰信号拥有优秀的滤波作用。普通的低频电解电容器在万赫兹左右便开始体现感性，无法知足开关电源的使用要求。而开关电源专用的高频铝电解电容器有四个端子，正极铝片的两头分别引出作为电容器的正极，负极铝片的两头也分别引出作为负极。电流从四端电容的一个正端流入，经过电容内部，再从另一个正端流向负载；从负载返回的电流也从电容的一个负端流入，再从另一个负端流向电源负端。在电源设计中,滤波电容的采用原则

9、是：C2.5/fR其中：C为滤波电容，单位为UF；f为频次，单位为HzR为负载电阻，单位为自然，这只是一般的采用原则，在实际的应用中，如条件(空间和成本)允许，都采用C5/fR。由于四端电容拥有优秀的高频特性，为减小电压的脉动分量以及抑制开关尖峰噪声提供了极为有利的手段。高频铝电解电容器还有多芯的形式，即将铝箔分红较短的若干段，用多引出片并联连结以减小容抗中的阻抗成份。并且采用低电阻率的材料作为引出端子，提高了电容器承受大电流的能力。简单规则：1、理论上说电源滤波用电容越大越好，一般大电容滤低频波,小电容滤高频波。2、可靠的做法是将一大一小两个电容并联,一般要求相差两个数量级以上,以获得更大的

10、滤波频段.3、大电容,负载越重，吸收电流的能力越强，这个大电容的容量就要越大4、小电容，凭经验，一般104即可5、如果你PCB上主要工作频次比较低的话，加两个电容就能够了，一个虑除纹波，一个虑除高频信号。如果会出现比较大的刹时电流，建议再加一两个比较大的钽电容。3.3去耦电容去除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还能够为器件提供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。3.3.1去耦电容蓄能作用的理解（1）有源器件在开关时产生的高频开关噪声将沿着电源线流传。去耦电容的主要功能就是以减少开关噪声在板上的流传和将噪声引导到地。（2）而实际上，芯片周边的电容还有蓄

11、能的作用，提供一个局部的直流电源给有源器件，这是第二位的。（这也是为什么很多电路板在高频器件VCC管脚处放置小电容的原因之一。）你能够把总电源看作水库，我们大楼内的家家户户都需要供水，这时候，水不是直接来自于水库，那样距离太远了，等水过来，我们已经渴的不行了。实际水是来自于大楼顶上的水塔,水塔其实是一个buffer的作用。如果微观来看，高频器件在工作的时候，其电流是不连续的，而且频次很高，而器件VCC到总电源有一段距离，即便距离不长，在频次很高的情况下，阻抗Zi*wL+R，线路的电感影响也会特别大，会致使器件在需要电流的时候，不能被实时供给。而去耦电容能够填补此不足。（3）去耦电容能够去除高频

12、如RF信号的搅乱，搅乱的进入方式是经过电磁辐射。我们经常能够看到，在电源和地之间连结着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其经过供电回路进行流传的通路；三是防备电源携带的噪声对电路组成搅乱。3.3.2去耦电容的选择高频旁路电容一般比较小，根据谐振频次一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或许更大，依据电路中散布参数，以及驱动电流的变化大小来确定。数字电路中典型的去耦电容值是0.1F。这个电容的散布电感的典型值是5nH。0.1F的去耦电容有5nH的散布电感，它的并行共振频次大体在7MHz左右，也就是说，关于10MH

13、z以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频次在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的构造在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的采用并不严格，可按C=1/F，即10MHz取0.1F，100MHz取0.01F。3.4旁路电容可将混有高频电流和低频电流的沟通电中的高频成分旁路掉的电容，称做“旁路电容”。旁路电容不是理论观点，而是一个经常使用的实用方法，电子管或许晶体管是需要偏置的，就是决定工作

14、点的直流供电条件。比方电子管的栅极有关于阴极往往要求加有负压，为了在一个直流电源下工作，就在阴极对地串接一个电阻，利用板流形成阴极的对地正电位，而栅极直流接地，这种偏置技术叫做“自偏”，可是对（沟通）信号而言，这同时又是一个负反应，为了除去这个影响，就在这个电阻上并联一个足够大的电容，这就叫旁路电容。关于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling，也称退耦）电容是把输出信号的搅乱作为滤除对象。3.5去耦电容与旁路电容的区别去耦电容：去除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还能够为器件

15、提供局部化的DC电压源，它在减少跨板浪涌电流方面特别有用。旁路电容：从元件或电缆中转移出不想要的共模RF能量。这主假如经过产生AC旁路除去无意的能量进入敏感的部分，其他还能够提供基带滤波功能（带宽受限）。我们经常能够看到，在电源和地之间连结着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其经过供电回路进行流传的通路；三是防备电源携带的噪声对电路组成搅乱。在电子电路中，去耦电容和旁路电容都是起到抗搅乱的作用，电容所处的地点不同，称呼就不同样了。关于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除

16、，而去耦decoupling）电容也称退耦电容，是把输出信号的搅乱作为滤除对象。从电路来说，老是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能达成信号的跳变，在上涨沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流有关于正常情况来说实际上就是一种噪声，会影响前级的正常工作，这就是耦合。去耦电容就是起到一个电池的作用，知足驱动电路电流的变化，防备相互间的耦合搅乱。旁路电容实际也是去耦合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容

17、一般比较小，根据谐振频次一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或许更大，依据电路中散布参数，以及驱动电流的变化大小来确定。去耦和旁路都能够看作滤波。去耦电容相当于电池，防备由于电流的突变而使电压下降，相当于滤纹波。详细容值能够根据电流的大小、希望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频次的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频次阻抗特性。电容一般都能够看作一个RLC串通模型。在某个频次，会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频次阻抗曲线图，就会发现一般都是一个V形的曲线。详细曲线与电容的介质有关，所以选择旁路

18、电容还要考虑电容的介质，一个比较保险的方法就是多并几个电容。高频旁路电容一般比较小，根据谐振频次一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或许更大，依据电路中散布参数，以及驱动电流的变化大小来确定。数字电路中典型的去耦电容值是0.1F。这个电容的散布电感的典型值是5nH。0.1F的去耦电容有5nH的散布电感，它的并行共振频次大体在7MHz左右，也就是说，关于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频次在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左

19、右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的构造在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的采用并不严格，可按C=1/F，即10MHz取0.1F，100MHz取0.01F。电容的容值计算能够采用两种方法确定所需的电容量：一是利用电源驱动的负载计算电容量，二是利用目标阻抗（TargetImpedance）来计算总电容量。4.1利用电源驱动的负载计算电容量去耦的初衷是：无论IC对电流波动的规定和要求怎样都要使电压限值维持在规定的允许误差范围之内。使用下列表达式可计算出一个IC所要求的去耦电容的电容量C。使用表达式：CU=It?U是实际电源总线电压所允许的降低，单位为

20、V。I是以A（安培）为单位的最大体求电流；t是这个要求所维持的时间。例设负载（容性）为30pF，要在2ns内从0V驱动到3.3V，瞬态电流为：I=CdV3.3Vdt=30pFx2ns=49.5mA如果共有49.5mA=1.782A36个这样的负载需要驱动，则瞬态电流为：36X。假定容许电压波动为：3.3VX2.5%=82.5mV，所需电容量为C=Ixdt/dV=1.782Ax2ns/0.0825V=43.2nF所增加的电容实际上作为抑制电压涟漪的储能元件，该电容必须在2ns内为负载提供1.782A的电流，同时电压下降不能超过82.5mV，因此电容值应根据82.5mV来计算。记着：电容放电给负载

21、提供电流，其本身电压也会下降，可是电压下降的量不能超过82.5mV（容许的电压涟漪）利用电源驱动的负载计算电容量的这种方法没有考虑ESL及ESR的影响，因此很不精准，可是能够加深对去耦原理的理解。4.2鉴于目标阻抗的容值计算4.2.1鉴于目标阻抗的PDN设计如图14所示，鉴于目标阻抗的PDN（电源分派网络）设计方法将PDN看作一个系统，以平均沟通电流激励PDN，为使PDN的输出电压波动小于电源噪声容限，PDN的输入阻抗必须小于目标阻抗。如图15所示，为了使PDN的输入阻抗低于目标阻抗，同容量的电容器并联以获得平展的输入阻抗特性。需要多个不一个设计示比方图16所示。鉴于目标阻抗的PDN设计方法将

22、将PDN设计成知足在感兴趣的带宽范围内从IC看过去的输入阻抗小于某一给定的目标阻抗值，以保证电源噪声能够控制在系统估算的噪声容限范围内。频次范围一般为IC的工作频次。如图15所示，去耦电容器的应用改变了PDN的输入阻抗，为了使PDN的输入阻抗知足目标阻抗的要求，使输入阻抗低于目标阻抗，需要多个不同容量的电容器并联以获得平展的输入阻抗。鉴于目标阻抗的PDN设计方法利用电容器谐振频次周围阻抗达到最小的特性来获得低输入阻抗，大容量的体电容器维持低频输入阻抗，SMT电容器维持中高频输入阻抗，而平面电容、嵌入式电容和片上封装电容则维持高频阻抗。去耦网络的设计是PDN设计最重要的部分，也是PDN设计和噪声

23、管理的难点。频域阻抗解析法是平面PDN设计的典型方法。经过PDN的频域阻抗曲线，能够清楚地判断在哪些频次点上会出现严重的电源噪声。这种分析方法特别有利于解析并设计PDN对SI（信号完整性）和EMI影响。判断一个PDN设计是否优秀的标准是：在可接受的电源噪声下，功率获得实时可靠的传输；维持PCB上高速信号的完整性；将系统的电磁辐射控制在可接受的范围内4.2.2利用目标阻抗计算去耦电容器的电容量在鉴于目标阻抗（targetimpedance）的去耦电容设计方法中，把瞬态电流看作阶跃信号，因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电源系统的输出阻抗低于目标阻抗（targetimpedance

24、）。电容的选择是分频段设计的，每一种容值的电容负责一段频谱范围，高出这个范围的，由其他电容负责组成低阻抗路径。比方：要去耦的电源为1.2V，允许电压波动为2.5%，最大瞬态变化电流为600mA。利用目标阻抗计算电源系统所需去耦电容器的电容量的步骤如下：第一步：计算目标阻抗第二步：确定稳压电源电路的频次响应范围稳压电源电路的频次响应范围与详细使用的电源芯片和电路构造有关，平时在DC到几百kHz之间。这里假定为DC到100kHz。在100kHz以下时，电源电路拥有低的输出阻抗，能很好的对瞬态电流做出反应。在高于100kHz时，电源电路体现为很高的输出阻抗，如果没有外加去耦电容，电源波动将超过2.5

25、%的允许值。第三步：计算bulk（体电容）电容量当频次处于电容自谐振点以下时，电容器的阻抗可近似表示为：可见，频次f越高，阻抗越小，频次越低，阻抗越大。关于电源系统，在感兴趣的频次范围内，去耦电容的最大阻抗不能超过目标阻抗，因此在频次f=100kHz点，计算bulk（体电容）所需电容量的大小：第四步：计算bulk（体电容）的最高有效频次当频次处于电容自谐振点以上时，电容的阻抗可近似表示为：频次f越高，阻抗越大，但阻抗不能超过目标阻抗。假定ESL为5nH，则bulk（体电容）的最高有效频次为：采用一个31.831F的电容，在100kHz到1.6MHz之间，能够使电源系统的输出阻抗控制在目标阻抗之

26、下。当频次高于1.6MHz时，还需要额外的电容来控制电源系统的输出阻抗。第五步：计算频次高于1.6MHz时所需电容如果希望电源系统在500MHz以下时都能知足电压波动要求，就必须控制电容的寄生电感量。必须知足2fLmaxZtarget，所以有：为了在1.6MHz时阻抗小于目标阻抗，需要电容量为：因此每个电容的电容量为1.9894/63=0.0316F。综上所述，关于这个电源系统，选择1个31.831F的大电容和63个0.0316F的小电容即可知足要求。注意：以上鉴于目标阻抗（TargetImpedance）的计算，主假如为了说明这种方法的基本源理，实际中不能就这样简单的计算了事，因为还有很多问

27、题需要考虑。4.3Xilinx介绍的容值计算方法xilinx企业介绍的去耦电容容值计算方法：介绍使用远大于1/m乘以等效开路电容的电容值。此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出详细的参数值。等效开路电容定义为：C=P/(fU2)式中：PIC所耗散的总瓦数；UIC的最大DC供电电压；fIC的时钟频次。一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还要把结果再与连结到相同电源总线电源插针的总数相除，最后求得安装在每个连结到电源总线的所有电源插针周边的电容值。4.4初略估算公式去耦电容值的采用并不严格，可按

28、微控制器组成的系统，取0.10.01ufC=1/f计算；即之间都能够。10MHz取0.1uf，对选择电容的封装5.1封装与寄生参数的关系平时，封装尺寸的选择依据是：上次用的是什么，或许是否足够大到适合手工焊接(如果是原型设计)。需要记着的是，等效电路会随不同的封装种类而改变。其中主要的是等效串通电感(ESL)。很显然，只需电容构造保持不变，其电容值也会保持不变。若同一电容采用多种不同封装种类，那么极板间的连结和外层封装间的连结必然改变。这会带来额外的串通电阻和电感。封装越小，串通寄生参数就越小。为了证实这一趋势，请参见表4。正如所预期的，等效串通电感将随着封装尺寸的减小而不断减少。特别注意图7

29、中的1206和0612例子。只管他们的占位面积相同，1206的焊接点在两头，而0612的焊接点在两个长边。这只是方向上的简单变化，却使封装的内部连结小了很多。令人惊喜的是，ESL降低了95%。在高频宽电路中，串通电感值决定了旁路电路为电源接脚提供低阻抗的能力上限。5.2电容并联时注意封装在为每个电容选择封装种类时必须谨慎。平时BOM表中会规定所有的无源元器件都要采用相同的尺寸，如都用0805电容。图10为三只电容并联后的阻抗与频次关系。由于每只电容采用相同的封装，故它们的高频响应相同。实际上，这就抵消了更小电容的采用！相反，封装尺寸应当随同电容值一同微缩，见图11。去耦/旁路/滤波电容的布局布

30、线6.1去耦电容器不同安装地点的影响6.1.1电源、电容与IC的地点关系在图4所示电路中，去耦电容器C的安装地点不同，图7（a）中电容器凑近电源安装，图7（b）中集成电路（IC）凑近电源安装，其去耦合效果是不同的.考虑布线电感，图7所示电路的等效电路如图8所示.在图8（a）中，从电源部分流入的电流，首先经过电感L1在C中积蓄起来，然后再经过L2提供给IC。关于电源的变化和噪声，电容器C能够起到很好的去耦作用。在图8（b）中，由于L2间隔了电容器C与IC的连结，电源的变化和噪声首先作用于IC，降低了电容器C的去耦作用。6.1.2一个示例电源端存在一个20MHz的噪声，在数字IC电源端的6mm处安

31、装一个1FMLCC。在IC电源端15mm处，用示波器测量噪声抑制效果。如下列图，蓝色为电源模块，所谓存在分支是指电容与数字IC不在电源模块的同一侧。测量结果能够看出有分支线路的比没有分支线路的电压波动（涟漪）要大很多。能够看到分支线路的存在，对噪声抑制有着巨大的影响。6.2电容的摆放关于电容的安装，首先要提到的就是安装距离。所有对该芯片去耦的电容都尽量凑近芯片。原因是：如果去耦电容离IC电源引脚较远，则布线阻抗将减小去耦电容的效力。容值最小的电容，有最高的谐振频次，去耦半径最小，因此放在最凑近芯片的地点。容值稍大些的能够距离稍远，最外层放置容值最大的。还有一点要注意，在放置时，最好平均散布在芯

32、片的四周，对每一个容值等级都要这样。平时芯片在设计的时候就考虑到了电源和地引脚的排列地点，一般都是平均散布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在地区平均去耦。6.2.1去耦半径与摆放的关系电容去耦的一个重要问题是电容的去耦半径。大部分资料中都会提到电容摆放要尽量凑近芯片，多半资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，可是还有一个重要的原因大部分资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，高出了它的去耦半径，电容将失去它的去耦的作用。理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。

33、当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部地区内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中流传需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流抵达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。特定的电容，对与它自谐振频次相同的噪声补偿效果最好，我们以这个频次来权衡这种相位关系。当扰动区到电容的距离达到/4时，补偿电流的相位为，和噪声源相位恰好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法实时送达。为了能有效传达补偿能量，应使噪声

34、源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传达越多，如果距离为0，则补偿能量百分之百传达到扰动区。这就要求噪声源距离电容尽可能的近，要远小于/4。实际应用中，这一距离最好控制在/40-/50之间，这是一个经验数据。比方：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频次为125.8MHz，谐振周期为7.95ps。假定信号在电路板上的流传速度为166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大体等于2.4厘米。本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去

35、耦半径2.4厘米。不同的电容，谐振频次不同，去耦半径也不同。关于大电容，因为其谐振频次很低，对应的波长特别长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放置地点的原因。关于小电容，因去耦半径很小，应尽可能的凑近需要去耦的芯片，这正是大部分资料上都会频频强调的，小电容要尽可能近的凑近芯片放置。6.3电容的过孔在安装电容时，要从焊盘拉出一小段引出线，然后经过过孔和电源平面连结，接地端也是同样。放置过孔的基本源则就是让这一环路面积最小，进而使总的寄生电感最小。下列图显示了几种过孔放置方法。第一种方法从焊盘引出很长的引出线然后连结过孔，这会引入很大的寄生电感，一定要防备这样做，这时最糟

36、糕的安装方式。第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，能够接受。第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是经过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只需空间允许，尽量用这种方法。最后一种方法在焊盘上直接打孔，寄生电感最小，可是焊接是可能会出现问题，是否使用要看加工能力和方式。介绍使用第三种和第四种方法。注意：有些工程师为了节俭空间，有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计，减少电容数量。关于大尺寸

37、的电容，比方板级滤波所用的钽电容，介绍用下列图中的安装方法。注意：小尺寸电容禁止在两个焊盘间打孔，因为容易惹起短路。6.4电容的布线6.4.1电容的线宽由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果可能，尽量和焊盘宽度相同。这样即便是0402封装的电容，你也能够使用20mil宽的引出线。引出线和过孔安装如下列图，注意图中的各样尺寸。6.4.2电源回路布线配合在安放跟去耦电容时需注意电源线和地线的走线,由于这种不适合的,电路板的电子元器件和线路受电磁搅乱的可能性比较大。图4是不适合的去耦电容布线。如果换成图5的走线方式,到电路板上电容的电源线和地线彼此靠近。此电路板中电源线和地线的

38、配合比图4中适合。电路板中电子元器件和线路受电磁搅乱(EMI)的可能性降低了679/12.8倍或54倍。电容器采用及配置原则：7.1采用1，一般在低频耦合或旁路，电气特性要求较低时，可采用纸介、涤纶电容器；在高频高压电路中，应采用云母电容器或瓷介电容器；在电源滤波和退耦电路中，可采用电解电容器。2，在振荡电路、延时电路、音调电路中，电容器容量应尽可能与计算值一致。在各样滤涉及网（选频网络），电容器容量要求精准；在退耦电路、低频耦合电路中，对同两级精度的要求不太严格。3，电容器额定电压应高于实际工作电压，并要有足够的余地，一般采用耐压值为实际工作电压两倍以上的电容器。4，优先采用绝缘电阻高，损耗

39、小的电容器，还要注意使用环境7.2配置原则配置电容能够抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常例做法，配置原则如下：（1）电源输入端跨接一个10100uF的电解电容器，如果印制电路板的地点允许，采用100uF以上的电解电容器的抗搅乱效果会更好。（2）为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如碰到印制电路板空间小而装不下时，可每410个芯片配置一个110uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz20MHz范围内阻抗小于1，而且漏电流很小（0.5uA以下）。（3）关于噪声能力衰、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（V

40、cc）和地线（GND）间直接接入去耦电容。4）去耦电容的引线不能过长，特别是高频旁路电容不能带引线。5）关于IC的电源,保证每个IC的电源PIN都有一个去耦电容,关于BGACHIP,要求在BGA的四角分别有两个电容共8个。对走线的电源尤其要注意加滤波电容,如VTT等。这不单对稳定性有影响,对EMI也有很大的影响。（6）关于时钟线的办理,如果时钟线有过孔,在过孔的相邻地点,地层和电源层之间加一个旁路电容,以保证时钟线换层后,参照层(相邻层)的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层,并尽可能地凑近过孔,旁路电容与过孔的间距最大不超过300MIL。（7）时钟线下面没有铺铜。若条件限制实在做不到不穿孔,保证频次大于等于66M的时钟线不穿孔,频次小于66M的时钟线若穿孔,必须加一个去耦电容形成镜像通路。电容应用示例8.1(低电流/低频):带EEPROM的实时钟表首先看第一个示例的方框图，图12中显示的是ISL12026。这一系统有3个要求特别注意旁路的分开的地区。请注意的是，我们在议论时假定使用的8引脚SOIC封装。第一个要旁路的是EEPROM程序阵列。为了办理编程脉冲，应在电源引脚（SOIC的第8号引脚）处并联放置两个电容。首先，用一个小电容(建议容值为0.01uF)