厦大数电 实验三

1、实验三CMOS门电路测试及TTL与CMOS接口设计一、实验目的了解CMOS门电路参数的物理意义；掌握CMOS门电路功能测试方法；学会CMOS门电路电路外特性的测试；比较CMOS门与TTL门的特点及接口电路设计。二、实验原理CD4011是CMOS二输入端四与非门。以下是它的内部电路原理图和管脚排列图。n 1 IMCS内聊禅理图管凋排列图1、CMOS门电路的主要参数CMOS门电路的逻辑高、低电平值，高电平Voh为VDD，低电平Vol为0V。CMOS门电路输入端有保护电路和输入缓冲，所以多余输入端不允许悬空。平均传输延迟时间tpd： tpd=(y+匕)/2。2、 CMOS门电路的电压传输特性：FF如

2、CMOS与非门的电压传输特性是描述输出电压Vo随输入电压Vi的变化的曲线。(如图2)。图1 CMOS电压传输特性3、TTL电路与CMOS电路接口设计：接口条件：驱动门负载门VoH(min)=Vih (min)Vol (max)=nIIH (max)I (max)=mI (max)接口电路设计方法：接口电路设计应根据实际要求，选择上拉电阻、三极管驱动等方法。三、实验仪器示波器函数信号发生器数字万用表多功能电路实验箱四、实验内容测量CD4011逻辑功能：在A、B两端加不同的逻辑电平，用电压表测量对应的输出端Y，将结果列成真值表。表1 A、B与Y真值表ABYVo0015.0260115.024101

3、5.024111-0.000平均传输延迟时间的测量：三个与非门首尾相接构成环形振荡器，用示波器观测输出震荡波形，测出周期1，计算出平均传输延迟时间 tpd=T/6.示波器电压传输特性曲线：示波器测量方法：输入正弦信号Vi(f=200Hz,Vip-p=5V,ViL=0V),示波器置X-Y扫描。同时X(CH1)、Y(CH2) 置DC耦合，观测并定量画出与非门电压传输特性曲线，用示波器比较法测量Voh，*。图io电压传输曲线示波器测表2电压传输特性曲线参数V OHV OLV T测量值4.525V-410mV2.4825V作出与非门电压传输特性曲线如图:VoVom 牝 kVol -4-|owV /VT

4、 2 补 W观测CMOS门电路（CD4011）带一个TTL门电路（74LS00）负载情况：（1）当CMOS门带一个TTL门时；CMOS门输入端分别为高电平（5V）或低电平（0V）时，测量CMOS与非门 输出端电平。（2）当CMOS门带四个TTL门时；CMOS门输入端分别为高电平（5V）或低电平（0V）时，测量CMOS与非门 输出端电平。CMOS 带 1 个 TTLLPCmosTTLCMOS 带 4 个 TTLCMOSTTLVoVoVoVoVIL0V5.010V0.056VVIL0V5.010V0.051VVIH5V0.193V5.025VVIH5V0.450V3.516V表3接口电路测量参数5

5、、若要使D与A同相，最简电路设计。由Vcc0L I0L ；6曲；推出R=10kQ时成立。方法为加一个上拉电阻。从示波器上输入一个方波（f=200Hz,Vip-p=5V,ViL=0V），在示波器上观察得输入和 输出信号同相，说明电阻取值合理，设计成立。五、思考题CMOS电路多余输入端在使用时不允许悬空，其理由是什么？答：因为CMOS门电路里面都是场效管，因为悬空的输入端输入电位不定，会破坏电路的正常逻辑关系，另 外悬空时输入的阻抗高，易受外界噪声干扰，使电路误动作，而且也极易使用权栅极感应静电，造成击穿。一般的CMOS门电路能否进行“线与”？为什么？若要将CMOS门的输出进行逻辑与，你认为采用什

6、么办 法？答：一般的不行，需找漏极开路的，再上拉个电阻才行。要将CMOS门的输出进行逻辑与，可以直接搭成与 非门，如果要搭建与门则需要在与非门后再加个反相器。若考虑用一个TTL门直接推动一个CMOS门，或者用一个CMOS门直接推动一个TTL门，试问能否政才工 作？答：在同样5V电源电压情况下，CMOS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V，输出低电 平小于0.8V；而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V3.5V 之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动CMOS电路时需 要加上拉电阻。若CMOS为12V，则只能CMOS驱动TTL。六、实验小结通过这次实验，我了解了 CMOS门电路参数的测量方法，对于实验原理还不甚了解，整个实验的过程比较不 顺利。在做实验五的验证时，一开始一直不能在示波器上得到同相的波形，重拆线路仍不行，后来换