全国大学生电子设计竞赛

1、Revised as of 23 November 20202017年全国大学生电子设计竞赛远程幅频特性测试装置 （H题）=i2017年8月12日摘要本远程幅频特性测试装置是由信号源、放大器、幅频特性装置、电源模块等组成。本 设置中信号源的输出频率范围为:1MHz40MHz且具有自动扫描功能，步进：1MHz;放大器的输出电压的峰值为1V,且波形无明显失真；远程幅频特性测试装置可用示波 器显示放大器输出信号的幅频特性。放大器的输出信号信息与笔记本电脑连接起来 时，笔记本电脑就可完成放大器输出信号的幅频特性测试，并能以曲线的方式显现出 来。用设计利DDS原理由FPGA经D/A转换产生扫频信号，再经

2、待测网络实现峰值检 测和相位检测，从而完成了待测网络幅频和相频特性曲线的测量和显示。经过调试，示波器显示待测网络频率范围1MHz 40 MHz的幅频和相频特性曲线，该系统工作稳定，操作方便。关键词：频率特性测试仪、幅频特性、相频特性、FPGA方案设计与论证单片机的选择方案一：普通的AT89S51从内部的硬件到软件有一套完整的按位操作系统，称作 位处理器，处理对象不是字或字节而是位。不但能对片内某些特殊功能寄存器的某位 进行处理，如传送、置位、清零、测试等，还能进行位的逻辑运算，其功能十分完 备，使用起来得心应手。但是运算速度过慢，保护能力很差，AD、EEPROM等功能需 要靠扩展，增加了硬件和

3、软件负担方案=：STM32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设 计的ARM Cortex-M3内核。还支持以太网、USB OTG和外设接口同时工作，因此，开 发人员只需一颗芯片就能设计整合所有这些外设接口的网关设备。运算速度大约是 51单片机的几十倍方案三：采用以增强型80C51内核的STC系列单片机。AT89S51具有完整的输入 输出、控制端口、以及内部程序存储空间。与我们通常意义上的类似，可以通过外接 A/D，D/A转换电路及运放芯片实现对传感器传送信息的采集，且能够提供以点阵或 LCD液晶及外接按键实现人机交互，能对内部众多连接对进行精确操控，具有强大的 工控能力。其

4、语法结构与我们常用的计算机C语言基本相同方案选择：方案2运算速度较快，开发容易与相关设备兼容性高整体方案设计方案一：FFT法。这种频谱分析采用数字方法直接由模拟/数字转换器(ADC)对输 入信号取样，再经FFT处理后获得频谱分布图。它的频率范围受到ADC采集速率和 FFT运算速度的限制。为获得良好的仪器线性度和高分辨率，ADC的取样率最少等于 输入信号最高频率的两倍。FFT运算时间与取样点数成对数关系，频谱分析需要高频 率、高分辨率和高速运算时，要选用高速的FFT硬件，或者相应的数字信号处理器 (DSP)芯片。可见这种方法的优点是硬件电路简单，主要依靠软件运算，可以提高分 辨率。其缺点是频率越

5、高，对ADC和DSP芯片的速度要求越高，相应价格也越昂贵。方案二：分段FFT。这种方法将输入信号分段，逐段进行FFT的处理，这样分段取样 降低了对ADC和FFT硬件的速度要求，又可以在相对窄的频段内得到更高的频谱分辨 率。但是这种方法在软件和硬件的设计和测试上显然要复杂很多。方案三：扫频法。这种频谱分析采用外差原理，由振荡器产生一定步进频率的信号与 输入信号相乘，然后由适当的滤波器将差频分量滤出以代表相应频点的幅度。振荡信 号可以达到很宽的频率，与外部混频器配合，可扩展到很高频率。这种方法的突出优 点是扫频范围大，硬件成本低廉，但这种方法对硬件电路要求较高，各模块性能都需 要精心设计，且连接在

6、一起整体调试时有一定难度。而且它只适于测量稳态信号的频 率幅度，但获得测量结果要花费较长的时间。根据实际条件和成本以及题意上的考虑，在满足题目要求的前提下，我们选择方案三 来实现频谱分析的总体设计。控制系统的论证与选择方案一：采用在面包板上搭建简易单片机系统在面包板上搭建单片机系统可以方便的对硬件做随时修改，也易于搭建，但是系 统连线较多，不仅相互干扰，使电路杂乱无章，而且系统可靠性低，不适合本系统使 用。方案二：自制单片机印刷电路板自制印刷电路实现较为困难，实现周期长，此外也会花费较多的时间，影响整体 设计进程。不宜采用该方案。方案三：米用单片机最小系统。单片机最小系统包含了显示、矩阵键盘、

7、A/D、D/A等模块，能明显减少外围电 路的设计，降低系统设计的难度，非常适合本系统的设计。综合以上三种方案，选择方案三。系统理论分析与计算扫频测试法理论依据g (n) = 1 Aejfejw n2设频率响应为H(j3 )的实系数线性时，不变系统在信号x(n)_Acos(3 0n+f)激励 下的稳态输出为y(n)。利用三角恒等式，可将输入表示为2个复指数函数之和： x(n) = g(n) + g *(n)式子中幻雄 线性时，不变系统稳态输出为H(e0)e0n o根 对于输入为据线性性质可知输入 g (n)的响应心)为 v(n) = 2 AejfH (ejV0ejV0n同理，输入g*(n)的输出

8、(e.)(ejw ) cos w n + qw + f v*(n)是v(n)的复共轭。于是得到输出结果的表达式为y (n) = AejfH 成)ejwn +1 AejfH Ce_ je - jwn = a|h22因此，输出信号和输入信号是频率相同的正弦波，仅有两点不同：第一，振幅被|H(ejw)|加权，即网络系统在3=30的幅度函数值；第二输出信号相对于输入信号有一个数量为q(30)的相位时延，即网络系统在3=30的相位值。DDS信号源率的最小步进:压 4姬、10 #=0.419 Hz0根据DDFS原理所产生的波形频率为：,式中fclk为基准频率，M为相 位增量因子，N为累加器的位数。M取22

9、,N取24。为得到100kHz的信号，而且在每 个周期希望取到32个以上点，则累加器输出后级D/A转换需要至少3. 2MHz的速 度，于是选取建立时间为30ns、10位的DAC900，不仅满足了对D/A转换速度的要 求，而且具有10位数据线，减少了 D/A转换中固有的量化误差。fclk取40MHz，频相位差测量设INl和IN2为两路具有相位差经整形后得到的方波信号，Gate2为INl和IN2经过异或后得到的脉冲信号，Fo为FPGA内部的标准高频脉冲信号，取40MHz。将IN2八分频，结合单片机控制，可得到一个动态门控信号Gatel。动态门控与脉冲信号相“与”，可得到门限内的有限个脉冲信号Gat

10、e2。Gate1中含有IN2的4个周期，Gate2含有8个异或脉冲。其中分别对clk进行计数，分别得到计值M和N。根据公式 精确地测得相位差绝对值。其时序如图所示。由于对高频脉冲计数可能存在1的误差：在F=100kHz时，Mmine1600，则6max(A) ?FPGA内部生成一个D触发器，以INl为触发器的数据输入，IN2为触发器的时钟输 入，若触发器输出端为高电平，则WO ；若输出端为低电平，则巾0。特性曲线显示分析频率范围1 M-40MHz，步进100kHz，则有390个点。我们采用320*240分辨率的彩屏来显示幅频与相位。整个显示图像根据测量结果转化为对应的点从+90到-90变化显示

11、。具体参数包括模式、频率、幅度、相位、中心频率、带宽会在图像侧边显示。参数具体计算是根据幅频响应与相频响模拟分析转换为数学分析通过单片机计算得到并在屏幕上进行显示。电路的设计.放大器为了减少级数，系统采用数据手册参考设计值在输入50欧匹配的情况下，对于增益为20db的同相接法中，RF取174欧，RG取9欧。TLV3501比较器的设计TLV3501主要是挽输出比较器，主要是405ns传播延时好人操作+,由于超出摆幅输 入共模范围，使其更合适低电压应用的理想选择同时可对TTL逻辑 在10MHZ情况下的输出波形系统总体框图电源EP3C16Q240C8器件内核工作电压VCCINT为，锁相环（PLL）所

12、需的数字电压 为，锁相环电压调节器所需的模拟电压为。该器件将所有I/O端口分为8个I/O 块一BANK1-BANK8，这样每个I/O块可以用，、和幅频特性自动测试系统的设 计与实现18等I/O端口电压供电，满足不同I/O电平标准。为了简化电路，本设 计用电平统一为8个I/O块端口供电。图电源电路图电源电路如图所示，数字电源+5V分别经过，和稳压器件降压为、和， 供I/O 口、PLL电压调节器和内核使用。PLL数字电压VCCD_PLL是由内核电压 VCCINT经过LC滤波电路后的 电压。由于该器件有4个PLL，需要了分别为其供 电，因此在供电管脚之间加上去耦电容。与PLL供电情况类似，所有I/O

13、块的内核 电源管脚和I/O端口电源管脚之间也需要加上去耦电容来避免互相间的耦合干扰。滤波电路本设计DDS的采样频率通过锁相环倍频可达到100MHz，根据奈奎斯特采样定理 输出信号的最高频率为其一半，即50MHz，但是在实际情况中，信号的输出频率只能 达到采样频率的40%，即40MHz。因此根据需要，设计一个通带截至频率为40 MHz，通带允许的最大衰减为dB，阻带频率为50MHz，阻带最小衰减为50 dB，特 性阻抗为200的低通滤波器。常用的滤波器按设计分为：Butterworth滤波器、 Chebyshev滤波器和椭圆滤波器等。图是三种低通滤波器频率特性响图。从图中可 以看出， Butte

14、rworth 滤波器的通带和阻带比较平坦，其过渡带比较平缓；Chebyshev滤波器的通带是等波纹抖动的，过 渡带也比较平缓；椭圆滤波器的通带和阻带都是抖动的，过渡带是比较陡峭的。综合 比较选择椭圆滤波器进行设计。图低通滤波器频率响应对比图测试方案及测试结果测试仪器：数字万用表DT9205，直流稳压源QJ-3003S、频率特性测试仪(1MHz150MHz)、500MHz数字示波器、100MHz双通道数字示波器。测试方案：路由如器后在测*平坦度时，将信号源的输出有效值降低到1mVrms或更低，将信号通过射频宽带放大器，且外接50Q负载，确认放大倍数为60dB时，再用示波器观察，记录无明显失真时的

15、带宽和平 坦度。在测量噪声时，在射频宽带放大器放大60dB的情况下，将输入端 短入到地，外接50Q负载下，再用示波器观察其输出有效值。在测量增益控制精度时，通过示波器观察程序控制的增益值与实际 增益值的误差大小。在测量增益控制范围时，如果测0dB或其他较低的增益时，示波器 无法读出信号大小，则应该加大输入信号，直到示波器可以有效辨别为 止。在测60dB增益时，将输入提高到1 mVrms,确认输出信号是否能达 到IVrms，且不明显失真。；测试结果：测试的频率 值300kHz1MHz10MHz20MHz25MHz40MHz50MHz60MHz放大器输出 有效值Vrms测试的频率 值70MHz80

16、MHz90MHz100MHz110MHz120MHz79KHz放大器输出 有效值Vrms6结论根据上述测试数据及各部分的检测，由此可以得出以下结论：(1)依据系统方案，完成了系统硬件平台的搭建。主要包括arm芯片及外围 电源、时钟等电路，FPGA外围电源、下载电路及内部各个模块功能的设计，DDS 信号模数转换、放大和滤波电路等的实现。利用Quartus II软件将FPGA内部模块设 计好后，采用软件自带的SignalTap 11嵌入式逻辑分析仪对内部的DDS模块进行了仿 真，仿真结果显示DDS模块能很好的实现信号的输出。然后对滤波电路进行了仿 真，结果显示滤波器的设计能达到预期的结果。(2)在硬件的基础上完成了软件的设计。主要包括测试设备程序、接口板程序和 测试应用程序软件。程序的设计主要是