手机PCB-布局和布线方案说明

1、.wd.wd.wd.手机PCB LAYOUT目的：A.是为PCB设计者提供必须遵循的规那么和约定。B. 提高PCB设计质量和设计效率。提高PCB的可生产性、可测试、可维护性手机PCB设计最大的特点：集成度高，集成了ABB，DBB，JPEG和PMU给Layout 带来：“217Hznoise 问题；电源，数字和模拟局部的相互干扰问题；更复杂的EMI/EMC问题；第一节：设计任务受理APCB设计申请流程当硬件工程人员需要进展PCB设计时，须在?PCB设计投板申请表?中提出投板申请，并经其工程经理和方案处批准后，流程状态到达指定的PCB设计部门审批，此时硬件工程人员须准备好以下资料：经过评审的，完全

2、正确的原理图，包括纸面文件和电子件；带有MRPII元件编码的正式的BOM；PCB构造图，应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、制止布线区等相关尺寸；对于新器件，即无MRPII编码的器件，需要提供封装资料；以上资料经指定的PCB设计部门审批合格并指定PCB设计者前方可开场PCB设计。B. 理解设计要求并制定设计方案仔细审读原理图，理解电路的工作条件。如模拟电路的工作频率，数字电路的工作速度等与布线要求相关的要素。理解电路的 基本功能、在系统中的作用等相关问题。在与原理图设计者充分交流的根基上，确认板上的关键网络，如电源、时钟、高速总线等，了解其布线要求。理解板上的高速器件及其布线

3、要求。根据?硬件原理图设计标准?的要求，对原理图进展标准性审查。对于原理图中不符合硬件原理图设计标准的地方，要明确指出，并积极协助原理图设计者进展修改。在与原理图设计者交流的根基上制定出单板的PCB设计方案，填写设计记录表，方案要包含设计过程中原理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检查点的时间要求。设计方案应由PCB设计者和原理图设计者双方签字认可。必要时，设计方案应征得上级主管的批准。第二节：设计过程A. 创立网络表网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创立符合要求的网络表。创立网络表的过程中，

4、应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保证网络表的正确性和完整性。确定器件的封装PCB FOOTPRINT创立PCB板根据单板构造图或对应的标准板框, 创立PCB设计文件；注意正确选定单板坐标原点的位置，原点的设置原那么：单板左边和下边的延长线交汇点。单板左下角的第一个焊盘。板框四周倒圆角，倒角半径5mm。特殊情况参考构造设计要求。B. 布局根据构造图设置板框尺寸，按构造要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。按工艺设计标准的要求进展尺寸标注。根据构造图和生产加工时所须的夹持边设置印制板的制止布线区、制止布局区域。根据某些元件的特殊要求，设置制

5、止布线区。综合考虑PCB性能和加工的效率选择加工流程。加工工艺的优选顺序为：元件面单面贴装元件面贴、插混装元件面插装焊接面贴装一次波峰成型双面贴装元件面贴插混装、焊接面贴装。但对手机小而薄的特点，手机单板的组装形式通常为双面全SMD。组装形式示意图PCB设计特征I、单面全SMD 仅一面装有SMDII、双面全SMDA/B面装有SMDIII、单面元件混装仅A面装有元件，既有SMD又有THCIV、A面元件混装B面仅贴简单SMDA面混装，B面仅装简单SMDV、A面插件 B面仅贴简 单SMDA面装THC，B面仅装简单SMD 注：简单SMD-CHIP、SOT、引线中心距大于1 mm的SOP。布局操作的 基

6、本原那么遵照“先大后小，先难后易的布置原那么，即重要的单元电路、核心元器件应当优先布局布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分一样构造电路局部，尽可能采用“对称式标准布局；按照均匀分布、重心平衡、版面美观的标准优化布局；器件布局栅格的设置，一般IC器件布局时，栅格应为50-100 mil,小型外表安装器件，如外表贴装元件布局时，栅格设置应不少于25mil。如有特殊布局要求，应双方沟通后确定。同类型

7、插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排及SOPPIN间距大于等于1.27mm元器件轴向与传送方向平行；PIN间距小

8、于1.27mm50mil)的IC、SOJ、PLCC、QFP等有源元件防止用波峰焊焊接。对于手机板元器件的间距建议按照以下原那么设计其中间隙指不同元器件最小间隙含焊盘间的间隙或元件体间隙。a) PLCC、QFP、SOP各自之间和相互之间间隙0.5mm20 mil。b) PLCC、QFP、SOP与Chip 、SOT之间间隙0.3mm12 mil。c) Chip、SOT各自之间和相互之间的间隙0.3mm12 mil。d) BGA外形与其他元器件的间隙0.45mm17.7 mil。如果考虑要Underfill,BGA外形(至少是一边)与其他元器件的间隙0.7mm28 mil。0.7mm的间隙作为点胶边

9、. 如果有位置相邻的多个BGA元件, 那么点胶边的位置应一致。e) PLCC外表贴转接插座与其他元器件的间隙0.5mm20 mil。 f) 外表贴片连接器与连接器之间的间隙0.5mm20 mil。g) 元件到金边距离应该在0. 5mm(20mil)以上。h) 元件到拼板别离边需大于1mm(40mil)以上。(特殊元件除外,如耳机,底部连接器等)i) 后备电池如需手工焊接，其引脚周围应留出可以用电烙铁手工焊接的空间，一般 引脚一侧应至少留出2mm的空白区域，同时旁边不能有较高的元器件，见图。IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。元件布局时,应适当考虑使用

10、同一种电源的器件尽量放在一起, 以便于将来的电源分隔。用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、主板和接插件的信号对应关系，经确认无误前方可开场布线。手机PCB设计布局原那么：器件集中/隔离原那么保持不同局部信号的回路的通畅和相对独立器件布局与信号走向考虑以电路板及器件外形轮廓为设计出发点，有如下两种自然的信号走向:a. 从天线开场，经由接收机到基带器

11、件，此为接收通路；b. 从基带器件开场，经由发射机再到天线,此为发射通路。根据这两种自然的信号流向来确定初始的器件布局，可以粗略地将主要的RF器件沿着代表着RX和TX的两条信号走向线摆放，以便之后的布线更清楚直接。各大主要器件之间要留有足够的空间来摆放周边辅助之用的小器件诸如电阻、电容、电感、二三极管等及相关走线之用。如果板上增加了周边器件或者出于保护最高优先级的走线考虑，可能需要对主要器件的摆放作一些轻微的挪动，要不断调整器件位置、方向及RF连接位置以防止RF走线的穿插。如果穿插走线确实无法防止，最好是让它们90度垂直穿插，并且这些射频走线一定要用微带线或者带状线。在增加走线细节的同时，要持

12、续地微调器件布局，直到获得一种比较适宜的布局安排，所有的元件都在指定的空间内，关键信号线有个很好的安排，敏感线路与其它可能的干扰源或者干扰线路有足够大的隔离等等。图1.1是MTK的一个参考布局安排。1 RF：RF局部的器件摆放请参考提供的参考设计。尤其注意滤波器、开关、隔离器等器件的位置。将收发电路功能块电路分开，并采用屏蔽盖屏蔽。布局保证RF走线尽量短，而且不要有穿插；大功率线PA输出和从开关到天线的连线优先级更高；RF 电路集中在一个区域内并采用屏蔽构造，减小对外辐射和加强抗干扰能力，在手机里，用以加强隔离保护的屏蔽区域通常包括Rx, Tx, 及基带(包含数字IC，电源管理IC)等局部。屏

13、蔽框的焊接走线要求在PCB板外层上，沿着屏蔽框的轮廓走，线宽大约是框壁厚的数倍，并且要有足够多的接地孔直接接到主地。另外，屏蔽框焊接走线要与被屏蔽区域内的器件及走线保持足够的安全距离FEM要和天线端、PA靠近,保证比较小的插入损耗13MHz TCXO 远离天线口和接收前端匹配电路。滤波电路要紧靠需滤波的IC引脚2BBflashMCP)同BB，以及其他总线设备的相对位置尽量按推荐的，保证BB到flash(MCP)的走线最顺畅；晶振必须放在离芯片最近的地方，但不要放在靠近板边的地方，包括13M(26M)、32.768K。基带处理芯片及外部MEMORY尽量靠近，并采用屏蔽盖屏蔽。屏蔽盖的焊接线的宽度

14、视屏蔽盖厚度而定，但至少0.8mm，元器件距离屏蔽盖的焊接线距离至少0.3mm，同时要考虑器件的高度是否超出屏蔽盖。3 电源VBAT、LDO)电源VBAT和LDO输出线上的电容尽量靠近相应的管腿；芯片电源的滤波电容必须放在芯片PIN 旁边， 比方AVDDVBO 、AVDDVB、AVDDBB、AVDDAUX、AVDD36、VBAT、VDD、VDDIO、VMEM、DVDD3V、V28、VDDNF、VLCD等等。4 EMI/ESDBB 周围器件特别是模拟局部要严格按照参考设计FPC的EMI器件尽量靠近connector；ESD器件要就近摆放元器件与元器件外框边缘的距离大于0.25mm,一般最少为0.

15、3mm，元器件距板边的距离至少0.3mm以上，构造定位器件除外升压电路，音频电路、FPC远离天线，充电电路远离RF、Audio以及其它敏感电路。AUDIO局部滤波电路的输入输出级应该相互隔离，不能有耦合C. 设置布线约束条件1. 报告设计参数布局 基本确定后，应用PCB设计工具的统计功能，报告网络数量，网络密度，平均管脚密度等 基本参数，以便确定所需要的信号布线层数。信号层数确实定可参考以下经历数据注：PIN密度的定义为：板面积平方英寸/板上管脚总数/14布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造成本和交货期等因素。2 布线层设置PCB 的叠层安排需要考虑如下几个内容：介

16、质材料介电常数整个PCB板厚金属层数每层金属层的厚度金属层之间的介质厚度赋于各金属层的电气功能分配MTK 的参考叠层设计如图1.2所示：MTK射频走线: 阻抗控制传输线连接射频信号源与负载的走线，其特性阻抗标称值为50欧。在手机PCB中，50的传输线用如下两种技术实现：微带线：走线布在PCB最外层，以其下面整个地平面为参考地，并且周边被大面积的地所包围。带状线：走线布在PCB内层，相邻的上下地平面均为其参考地，并且周边被大面积的地所包围。50走线参考设计如下：线宽由PCB的叠层构造决定一些参考值如以以下列图所示至少有两倍线宽的安全间距沿着其走线的周围要有足够多的接地孔。展讯Impedance

17、Control阻抗控制八层展讯常用手机叠层方法：分配方式并不是一成不变的，可依功能要求和所须绕线层要求有所适当修改，所注意的一点是关键走线层必须靠近一个完整参考平层布线层常用的布线规划八层 六层L1: Component; L1：Component;L2/L3/: trace; L2：trace;L4: GND; L3：GND；L5: RF/Audio trace; L4：power;L6: power; L5：trace;L7: keypad trace; L6：Keypad、SIML8: Keypad;一个典型的展讯8层板构造(H=1mm)一个典型的6层板构造(H=1mm)1OZ=1.4m

18、il=35m3 线宽和线间距的设置线宽和线间距的设置要考虑的因素A. 单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。B. 信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的的电流，线宽可参考以下数据：PCB设计时铜箔厚度,走线宽度和电流的关系不同厚度，不同宽度的铜箔的载流量见下表: 铜皮厚度35um 铜皮厚度50um 铜皮厚度70um 注：用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。在PCB设计加工中，常用OZ盎司作为铜皮厚度的单位，1 OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎，对应的物理厚度为35um；2OZ铜厚为70

19、umC. 电路工作电压：线间距的设置应考虑其介电强度。输入150V-300V电源最小空气间隙及爬电距离D. 可靠性要求。可靠性要求高时，倾向于使用较宽的布线和较大的间距。E. PCB加工技术限制国内国际先进水平推荐使用最小线宽/间距6mil/6mil 4mil/4mil 极限最小线宽/间距4mil/6mil 2mil/2mil 以下为某国内电路板的制板加工能力：4 孔的设置过线孔制成板的最小孔径定义取决于板厚度，板厚孔径比应小于 5-8。孔径优选系列如下：孔径：24mil 20mil 16mil 12mil8mil 焊盘直径：40mil 35mil 28mil 25mil 20mil 内层热焊

20、盘尺寸： 50mil 45mil 40mil 35mil 30mil 板厚度与最小孔径的关系：板厚：3.0mm2.5mm2.0mm1.6mm1.0mm最小孔径： 24mil 20mil 16mil 12mil 8mil 盲孔和埋孔盲孔是连接表层和内层而不贯穿整板的导通孔，埋孔是连接内层之间而在成品板表层不可见的导通孔，这两类过孔尺寸设置可参考过线孔。应用盲孔和埋孔设计时应对PCB加工流程有充分的认识，防止给PCB加工带来不必要的问题，必要时要与PCB供应商协商。测试孔测试孔是指用于ICT测试目的的过孔，可以兼做导通孔，原那么上孔径不限，焊盘直径应不小于25mil，测试孔之间中心距不小于50mi

21、l。不推荐用元件焊接孔作为测试孔。5 特殊布线区间的设定特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。6定义和分割平面层平面层一般用于电路的电源和地层参考层，由于电路中可能用到不同的电源和地层，需要对电源层和地层进展分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil，反之，可选20-25mil 。平面分隔要考虑高速信号回流路径的完整性。当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。例如可用接地的铜箔将该信

22、号网络包围，以提供信号的地回路。综上所述手机常用的约束条件设置设置如下：八层板规那么：走线WIDTH/SPACE 为0.1mm/0.1mmCopper与Trace、Via、Pad、Board Line等的距离应大于0.2mm以上同一NET上的两个VIA的距离为0，不允许出现外环重叠的情况，最坏情况为边缘相切。过孔的类型有1-2、2-7、7-8、1-8四种，其中1-2、7-8的标准为0.3/0.1mm，2-7的为0.5/0.25mm，1-8的VIA根据需要确定，一般为0.6/0.3mm，根据板厂的能力设置。六层板规那么：走线WIDTH/SPACE 为0.1mm/0.1mmCopper与Trace

23、、Via、Pad、Board Line等的距离应大于0.2mm以上同一NET上的两个VIA的距离为0，不允许出现外环重叠的情况，最坏情况为边缘相切。过孔的类型有1-2、2-5、5-6、1-6四种，其中1-2、5-6的标准为0.3/0.1mm，2-5的为0.5/0.25mm，1-6的VIA根据需要确定，一般为0.6/0.3mm，根据板厂的能力设置。如下一板厂的制程能力：C 布线前仿真布局评估，待扩大D 布线布线优先次序关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线密度优先原那么：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开场Layout：RF

24、设计同样性质的线尽量压缩保持差分线走线平等且等长保持时钟信号线的尽量短且其上下左右都要有地包围。如果不能做到良好的地包围，请遵循3W 原那么且在其周围放置足够多的接地孔保证输入输出走线之间的良好隔离不同性质的线之间尽量用GND+VIA隔开；保证信号回路的相对独立；保证地的完整性，每个GND PIN需要可靠连接到主GND平面(L4)；敏感线的包GND和隔离处理;EMI/ESD考虑；可靠的接地，PA电流可靠的回流路径；充足的GND VIA，特别是PA和switchplexer下面；注意阻抗控制线,铺GND时用0.3mm clearance；防止PA的输入和输出之间，开关的输入和输出之间的耦合；Tr

25、ansceiver下面在表层不要有线；为减小寄生电容，挖GND处理：天线的PAD下面全部挖空，表层RF线和PAD下面，以L4为参考GND；Vramp/AFC/IQ线/clk线防止被其他信号干扰或干扰别人；Transceiver 布线指南：1) 保持RF 信号走线与附近的过孔之间有足够空间隔离，这个距离应当至少为RF 信号线宽的两倍。所有RFtraces 都应当尽可能地短且直。2) 诸如LNA 与IQ 信号线这类的差分信号线从IC 端到匹配元件的接头的走线应当平行且等长。DCS 及PCS频段的LNA 输入走线尤其要做到这点。3) 所有接地引脚应当直接接到良好定义的主地平面，小容值旁路电容必须尽可

26、能靠近电源引脚端摆放。4) IC 下面的地焊盘应该填充尽可能多的地过孔。如图2.1 所示5) 不要在靠近LNA 输入端的地方放置、穿插任何信号线或开关的输出走线。包括在LNA 的走线的邻层6) 环路滤波器的元件和走线必须远离噪声信号。任何走线都不得靠近他们。另外，环路的地过孔须严密排放一起。要使环路滤波器的环形区域尽量小的。7) 如果邻层之间的走线重叠不可防止，那就让它们尽量地彼此正交走线。8) 不要让VCC 走线形成一个闭环回路。为了防止级间耦合，电源走线可选择总线或者星形构造的布局。9) 地过孔之间的距离要小于可能潜在的最高工作频率的信号或者潜在干扰信号的波长的1/20, 防止使用射频性能

27、不好的用于散热的地孔。10) 除非给RF 走线用的板层介质厚度超过10 mils ，否那么不要在LNA 的匹配输入端的下面有什么任何走线。11) 给LNA 输入端走线用的层厚至少要10mils。12) 不要把在顶层上的屏蔽罩接地走线连接到RF 模块的地上。13) 在pin1pin14 与pin43pin56 之间的拐角处放置适当的地过孔。14) 建议13/26MHz TCVCXO 离MT6129 远一点，不要在TCVCXO 下面有任何的走线。15) Creg2 的接地需要从用顶层到Layer2 单孔连接。不要在transceiver 模组隔间里铺多边形的地，以防止有不确定的电流流经Creg2

28、的地。一些其它重要的射频相关走线：26MHz TCVCXO VAFC :非常敏感的信号，一定要严格保护。保证基带IC 的AVDD 足够“干净，否那么可能会引入Frequency Error 问题。PA 的散热过孔在PA IC 下面的接地焊盘上，一定留有足够多的散热过孔及足够大的敷铜空间，否那么很有可能会引起功率下掉的现象。TX 与RX 之间的隔离要特别注意RX 与TX 走线之间有足够大的距离，尤其是在高频段；最好保持PA 有良好的独立的屏蔽;否那么很有可能会降低接收灵敏度及在低功率等级时引起PvT fail。Layout：天线设计这里简单比较一下两种主流PIFA皮法和MONOPOLE单极天线，

29、以及分别适用的机型构造：有效面积mm2 距主板mm 天线投影下方 天线馈源 天线体积 电性能 SAR皮法 600 7 有地 2 大 很好 低单极 350 4 无地 1 小 好 稍高折叠机 滑盖机 旋盖机 直板机 超薄折叠机 超薄直板机皮法 适用 适用 适用 适用 不适用 不适用 单极 不适用 不适用 不适用 适用 适用定制 适用单极皮法蓝牙局部Layout: BB处理模拟局部外围走线要紧凑，防止穿插和干扰(特别注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO；保证模拟局部有一个相对干净的GNDL2或L3；不同模拟GND要单点接地处理；防止数字局部的线对模拟的干扰；尽量压

30、缩从BB先到MCP.再到其他总线设备;Layout: VBAT处理星型走线：不同的分支到PA，到BBchip ，到Audio PA等；滤波电容靠近芯片Pin摆放，电源走线先走到滤波电容，再走到芯片Pin脚针对不同电源在电源层进展了分割，走线就近回流通路根据流经的电流大小来控制不同分支的宽度和打孔数量，Power 換層請多打viaVBAT线需要避开其他线，特别是audio线；高频时钟信号、RF信号等易感信号、数据BUSBB内部的LDO分别给，digital, analog供电，相应的电源也要用不同分支来供电，中间串BEAD接到VBAT。Layout:电池电路充电电路远离RF、Audio以及其它敏

31、感电路充电电路元器件紧凑布局，以尽量缩短模拟信号的走线Vbat和VCHG上的Bypass电容靠近pin脚摆放考虑电流降额，充电电流流过的路径比方VCHG/ISENSE/三极管集电极/三极管发射极/Vbat用粗线走线500mA至少20mil散热时需要将充电芯片或电路中的导热引脚以粗线和多过孔接到大面积铜箔上, 并且在发热单元周围外表铺地以散热.Layout: audio处理Audio的线特别是MIC的线一定要同其他的线充分隔离，保证上下层都是比较完整的GND，整个用GND包起来；audio PA的输出功率较大，注意线宽；减少PA在最大发射功率时由电源引起的217HZ的音频噪音基带芯片音频局部电源

32、AVDD36，AVDDVB，AVDDVBO，VBREF1的走线是否足够短、足够宽speaker的滤波电容靠近芯片、连接器和SPEAKER的地方分别放置保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰，具体做法是中间层走线，上下两层都是地平面，信号线两侧有伴随地，且信号线两侧打上足够多的接地孔。尽量防止其它信号power,digital, analog,RF等对与音频信号的干扰。制止出现其它信号与音频信号平行走线，防止穿插。尤其需要注意那些在整机安装完成以后可能会受到RF强烈辐射的信号。如果无法防止，需要在该信号线上加27PF滤波。布线应避开Vbias,Vbias 受到

33、干扰以后会引起上行噪音。滤波电路的输入输出级相互隔离，不能有耦合。注意Audio AGND布线，Audio AGND受到干扰以后会引起上行噪音。同时注意AGND是否影响到GND上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路，防止由于音频电路受到干扰而引起上、下行白噪音。Layout: BluetoothBluetooth Antenna 擺在PCB四個角為最正确(圖23.1)Bluetooth Antenna 全層挖空(圖23.2)Bluetooth ruleBypass cap close to powerpinCrystal L1 挖空訊号線與電源線上下層

34、勿平行26MHz trace 需包地Bluetooth 的RF-in/out 為50ohm trace 及差分信號Layout:FMFM chip close to earphone jackRF signal pins 8/9 遠離高速的數位device或干擾源26MHz跟loop filter，兩者之間最好是分開一點並在中間打ground via。Layout: ESD考虑让元器件离板边保持一定的距离，在板邊放至40mil 的粿銅(圖26.1)Trace 儘量勿曝露在Top/Bottom Side會曝露在外的CONN pin 腳放置Spark (圖26.2)利用TVS diode/ Chi

35、p/Varistor/ Bypass Capacitor/ Bead元件保護(圖26.3)全層ground area 以via 穿孔互連敏感线reset，PBINT走板内层和不要太靠近板边；ESD电路布线，走线先到ESD管脚减小走线电感的影响，ESD接地线短粗，尽量直接到地平面。如以以下列图：Layout: EMC考虑尽量把高速信号线13M时钟线等，电源线等易产生辐射和干扰的线走在板中间层，用地平面隔开和保护；对于音频、RST、RFRAMP信号等敏感信号，容易被干扰而影响性能尽量用地隔开和保护；解耦电容必须尽量靠近相应的器件，走线先到电容，来保证解耦的有效性；RF、digital、audio电

36、路之间注意隔离和保护；尽量把线走到板内层，把器件放在屏蔽罩内，防止不必要的辐射；FPC数据总线需要滤波RC)，以免影响天线口灵敏度外置天线更明显，FPC离天线更近，电容尽量要靠近connector;FPC需要充分屏蔽。板边露铜，宽度约0.81mmLayout: CLK信号考虑时钟信号线CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK线等尽量走在内层，要做到上下左右包地；13M CLK OUT对这些信号的2-7的过孔要注意L层为地。敏感线reset，PBINT走板内层和必要太靠近板边时钟信号等周期性快速变化的信号尽量不要与其它信号线同层或隔层平行走线晶振类器件不要放置在板边，不要靠近接插件，晶振类器件下面尽量不要有走线时钟信号要充分隔离，防止耦合到其他线上电源线或其他信号线，间接辐射，导致