山大数字电子技术基础课件第4章组合逻辑电路

1、第四章 组合逻辑电路第二节 组合逻辑电路的分析和设计方法第三节 若干常用的组合逻辑电路第四节 组合逻辑电路中的竞争-冒险第一节 概述上 页下 页返 回2第一节 概述 组合逻辑电路的特点 逻辑功能的描述下页总目录推出3下页返回一、组合逻辑电路的特点组合逻辑电路的特点： 在任何时刻， 输出状态只决定于当前时刻的输入状态， 而与电路在该时刻之前的状态无关。数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类：一类叫组合逻辑电路，另一类叫时序逻辑电路。 上页4下页返回上页任何时刻，S、CO的取值只与A、B和CI取值有关，与电路过去的工作状态无关。 输入变量输出变量举例组合逻辑电路举例5下页

2、返回上页二、逻辑功能的描述表示逻辑函数的几种方法：真值表、卡诺图、逻辑表达式及时序图等，都可以表示组合电路的逻辑功能。 几种方法之间可相互转换。例如将下图逻辑功能写成逻辑函数的形式：6下页返回上页对于任何一个多输入、多输出的组合逻辑电路，都可以用下面框图表示。 输出与输入之间的逻辑关系可表示为:或写成向量的形式:输入变量输出变量组合逻辑 电路组合逻辑电路的框图7上页返回组合逻辑电路结构特点：1输出、输入之间没有反馈延迟通路。2电路中不含存储单元。8第二节 组合逻辑电路的分析和设计方法 组合逻辑电路的分析方法组合逻辑电路的设计方法下页总目录推出9下页返回一、组合逻辑电路的分析方法组合逻辑电路的分

3、析由给定组合电路的逻辑图，分析其逻辑功能。分析方法：1. 根据给定的逻辑图写出输出函数的逻辑表达式。2. 用公式法和卡诺图法化简和变换逻辑表达式。3. 列出函数的真值表。4.说明给定电路的逻辑功能 。上页10下页返回上页三个输入变量A、B、CI ，两个输出变量S、CO。任何时刻， S、CO的取值只与A、B和CI取值有关，与电路过去的工作状态无关。 举例：分析下图电路的逻辑功能，指出其用途。组合逻辑电路举例11下页返回上页列写输出变量函数表达式 列出逻辑真值表A00001111B00110011CI01010101S01101001CO00010111由真值表可知，该电路为带有低位进位的加法器。

4、其中S为和，CO为向高位的进位。12下页返回上页1. 进行逻辑抽象。 1）确定输入变量和输出变量； 2）定义逻辑状态的含义； 3）列出逻辑真值表。 2. 写出逻辑函数式。 3. 选定器件的类型。 4. 将逻辑函数化简或变换成适当的形式。 5. 根据化简或变换后的逻辑函数式， 画出逻辑电路的连接图。 6. 工艺设计。二、组合逻辑电路的设计方法13下页返回上页例4.2.1 设计一个监视交通信号灯工作状态的逻辑电路。正常工作状态 交通信号灯的正常工作状态和故障状态R A GR A GR A G故 障 状 态R A GR A GR A GR A GR A G红 黄 绿14下页返回上页取红、黄、绿三盏灯

5、的状态为输入变量，分别用R、A、G表示，灯亮时为1，不亮时为0。取故障信号为输出变量，以Z表示，并规定正常工作状态下Z为0，发生故障时Z为1。 解：1. 进行逻辑抽象15下页返回上页 例4.2.1的逻辑真值表R00001111A00110011G01010101Z根据题意可列出真值表 。2.逻辑函数式 1111100016下页返回上页3.选定器件类型为小规模集成电路。 4.化简逻辑函数。 转换为与非-与非式17下页返回上页5.画出逻辑电路图。 例4.2.1的逻辑图之一18下页返回上页用与-非门和反相器实现例4.2.1的逻辑图之二19下页返回上页例4.2.2 医院优先照顾重患者的呼唤电路。医院有

6、1、2、3、4四间病室，患者按病情由重至轻依次住进14号病室。每室分别装有A、B、C、D四个呼唤按钮，按下为1，值班室里对应的四个灯为L1、 L2 、 L3 、 L4 ，灯亮为1。呼唤按钮优先级别由高到低依次为A、B、C、D。设计实现上述功能的逻辑电路。20下页返回上页1. 按要求列逻辑状态表。有四个输入变量 A、B、C、D ， 四个输出变量 L1、 L2 、 L3 、 L4 。 A B C D L1 L2L3L4 1 0 1 0 0 10 0 0 121下页返回上页1000L40100L30010L20001 L1 A B C D 1 0 1 0 0 10 0 0 12.逻辑函数式 1111

7、11110000000000 01 11 1000 01 11 10CDABL122返回3. 画逻辑图下页上页23返回上页课堂练习24第三节 若干常用的组合逻辑电路 编码器 译码器 数据选择器 加法器 数值比较器下页总目录推出25下页返回一、编码器编码器的概念：在数字系统里，为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，把二进制码按一定的规律编排，使每组代码具有一定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 常用的编码器有：普通编码器和优先编码器。 上页26下页上页1. 普通编码器8线 - 3线编码器3位二进制（8线3线）编码器的框图在普通编码器中，任何时刻只允许输入

8、一个编码信号，否则输出将发生混乱 。以3位二进制编码器为例分析。输入是I0 I7 8个高电平信号，输出是3位二进制代码Y2 Y1 Y0 ，因此又叫做8线-3线编码器。返回27下页上页0101010100110011010000000010000010000000000100000000100000001111000000010000001000000100输 入输 出3位二进制编码器的真值表输入与输出的对应关系逻辑式8线 - 3线编码器3位二进制（8线3线）编码器的框图返回28下页上页利用约束项化简逻辑式得到当输入信号I1I7均为低电平信号0时，则对I0进行编码。根据化简后的逻辑函数式可画出逻

9、辑图如下:返回3位二进制编码器29下页上页2.优先编码器在优先编码器电路中，允许同时输入两个以上的编码信号。在设计优先编码器时，已将所有的输入信号按优先顺序排好队。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 返回以8线-3线优先编码器74LS148为例分析。 30下页上页74LS14874LS148的框图输入信号选通输入端只有在 的条件下，编码器才能正常工作。而在 时，所有的输出端均被封锁在高电平 输出信号8线-3线优先编码器74LS148的框图及各管脚功能。返回31选通输出端 和扩展端 用于扩展编码功能下页上页选通输出端扩展端的低电平输出信号表示“电路工作，但无编码输入”

10、的低电平输出信号表示“电路工作，且有编码输入” 返回74LS14832下页上页1 10 11 01 01 01 01 01 01 01 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 11000000000输 出输 入74LS148的功能表的优先权最高， 的优先权最低。 返回33下页上页8线-3线优先编码器74LS148的输出函数表达式。返回74LS148优先编码器74L

11、S14834下页上页第一片的 作为输出编码的第4位 例4.3.1：试用两片74LS148接成16线4线优先编码器，将 16个低电平输入信号编为00001111 16个4位二进制代码。其中 的优先权最高， 最低。 解：将8个优先权高的输入信号接到第 1 片的输入端， 将8个优先权低的输入信号接到第 2 片的输入端。把第 1 片的“无编码信号输入”信号 作为第 2 片的选通输入信号 。返回35下页上页用两片74LS148接成的16线 4线优先编码器接线图。返回74LS14874LS14836下页上页二、译码器译码是编码的逆过程，功能是将每个输入的二进制代码，译成对应的输出高、低电平信号。常用的译码

12、器电路有： 二进制译码器 二 十进制译码器 显示译码器三大类返回37下页上页1. 二进制译码器3线- 8线译码器3位二进制（3线 8线）译码器的框图二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。输入信号输出信号返回38下页上页用二极管与门阵列组成的3线 8线译码器。000返回39下页上页用二极管与门阵列组成的3线 8线译码器。100返回40下页上页用二极管与门阵列组成的3线 8线译码器。010返回41下页上页用二极管与门阵列组成的3线 8线译码器。110返回42下页上页用二极管与门阵列组成的3线 8线译码器。001返回43下页上页用二极管与门阵列组成的3线

13、8线译码器。101返回10144下页上页用二极管与门阵列组成的3线 8线译码器。011返回45下页上页用二极管与门阵列组成的3线 8线译码器。111返回46下页上页1000000001000000001100110101010100001111000000010000001000100000000100000000100000000100输 入输 出 3位二进制译码器的真值表优点：二极管与门阵列存储器比较简单。缺点：输入电阻较低，输出电阻较高， 输出的高、低电平信号发生偏移。通常只用在一些大规模集成电路内返回47下页上页一些中规模集成电路译码器中常用三极管集成门电路输入信号输出信号控制端返回用

14、与非门组成的3线-8线译码器 74LS13848下页上页当S=1时返回用与非门组成的3线-8线译码器 74LS13849下页上页11111111101111111101001100110101010100001111110111111111101111111111111011111111011111111011111111011111输 入输 出011111111100000000 3线 8线译码器74LS138的功能表译码器被禁止译码器工作返回仿真50下页上页例4.3.2: 试用两片3线-8线译码器74LS138组成 4线-16线译码器，将输入的4位二进制代码D3D2D1D0 ，译成16个独

15、立的低电平信号 。 返回74LS138（1）74LS138（2）用两片74LS138接成的4线16线译码器51下页上页例4.3.3: 用一个3线-8线译码器实现函数 :解：将函数表达式写成最小项之和的形式：返回52下页上页转换成与非与非表达式形式画出逻辑图返回74LS1382A53下页上页2. 二 十进制译码器是将输入BCD码的10个代码译成10个高、低电平输出信号11111110111111111111110111111111001100110011001101010101010101010000111100001111011111111111111110111111111111111111

16、101111111111111101111111111111101111111111111101111111111111输 入输 出二-十进制译码器74LS42的真值表0000000011111111序号0123456789伪码11111111011111111111111110111111返回54下页上页逻辑图:输出函数表达式:返回二 - 十进制译码器 74LS4255下页上页3. 显示译码器（1）七段字符显示器常见的七段字符显示器有：半导体数码管和液晶显示器。也称做七段数码管。为了能以十进制数码直观地显示数字系统的运行数据,目前被广泛应用。返回56下页上页，外形图 半导体数码管BS201A

17、发光二极管LED(Light Emitting Diode)，公共阴极等效图优点:工作电压低,体积小, 寿命长,可靠性高, 响应时间短,亮度较高。缺点:工作电流较大。返回公共阳极VCC57下页上页 液晶显示器（Liquid Crystal Display，简称LCD）优点: 功耗极小。缺点: 亮度很差，响应速度较低。玻璃盖板透明电极反射电极液晶分子符号结构A= 0 时显示器不工作。A= 1 时显示器工作。返回AvI驱动电路58下页上页012345678910111213141500000000111111110101010101010101001100110011001110110110101

18、101101010001010100010111110011100100011011111110100001000111011001110001111101111111000001111000011111011010111000100输 入输 出数字字形 BCD 七段显示译码器的真值表（2）BCD 七段显示译码器返回59下页上页求输出变量的逻辑表达式，用卡诺图化简1001011111001000000001111001111000(a)11111001110010000000011110011110(b)返回60下页上页11011101110101000000011110011110(c)10

19、010110100111110000011110011110(d)返回61下页上页10010000000011110000011110011110(e)11110111000001100000011110011110(f)01110111100111110000011110011110(g)返回62下页上页返回63下页上页(7448)输出信号输入信号附加控制端BCD 七段显示译码器7448返回64下页上页 时，数码管的七段同时点亮，平时应置 为高电平。灯测试输入可检查该数码管各段能否正常发光。返回附加控制端的功能和用法灭零输入 时，将本应显示 0 但不希望显示的 0 熄灭。(7448)65下页

20、上页灭灯输入/灭零输出 时，表示已将本该显示的零熄灭了。 时，将被驱动的数码管熄灭。作为输入端使用时，称为灭灯输入控制端。灭灯输入/灭零输出返回作为输出端使用时，称为灭零输出控制端。(7448)66下页上页用7448驱动BS201的连接方法返回可通过改变七个电阻值的大小来调整数码管的亮度。(7448)仿真67返回上页课堂练习68下页上页三、 数据选择器在数字传输过程中，需要从一组数据中选出某一个时，要用到数据选择器，也称为多路开关。返回69下页上页以双4选1数据选择器为例，说明工作原理。数据输入端控制端地址代码输入端输出端返回TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1T

21、G1双4选1数据选择器74HC15370下页上页S1 = 1 时数据选择器工作，S1 = 0 时数据选择器被禁止工作。返回TG1TG1TG1TG1TG1TG1动画仿真71下页上页74HC153例4.3.4 用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。返回72下页上页例4.3.5 用4选1数据选择器实现交通信号灯监视电路解： 已知用数据选择器设计组合逻辑电路选择则返回74HC1531273下页上页例4.3.6 用8选1数据选择器产生三变量逻辑函数解：8选1数据选择器逻辑函数式为：返回74下页上页返回74HC153CABZ0175下页上页四、加法器两个二进制数之间的算术运算（加、

22、减、乘、除），目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。1. 1位加法器（1）半加器如果不考虑来自低位的进位，将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。返回76下页上页符号0011010101100001ABSCO输 入输 出半加器的真值表A：加数 B：被加数S：和 CO：向高位的进位返回逻辑图77下页上页在两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。这种运算称为全加。所用的电路称为全加器。（2）全加器返回78下页上页CI00001111A00110011B0

23、1010101S01101001CO00010111输 入输 出全加器的真值表000011111000011110双全加器74LS183的图形符号0111001010000111100返回仿真79下页上页4位串行进位加法器2. 多位加法器（1）串行进位加法器（Serial Carry Adder）缺点：运算速度慢。依次将低位全加器的进位输出CO ，接到高位全加器的进位输入端CI，即构成多位加法器。返回仿真80下页上页优点：运算速度提高。缺点：电路复杂程度随位数的增加急剧上升。（2）超前进位加法器（ Look-ahead Carry Adder）通过逻辑电路先得出每一位全加器的进位输入信号, 采

24、用这种结构形式的加法器叫做超前进位加法器。返回81下页上页1. 1位数值比较器五、数值比较器ABYABYAB3，则肯定是AB。若A3B3，则肯定是AB）I（AB）Y（AB）Y（A=B）比较数据输入端扩展端输出端只比较两个 4 位数时，将扩展端 I（AB）和I（A=B）接高电平。比较两个4位以上的二进制数时，需要用两片以上CC14585组合成位数更多的数值比较电路。4位数值比较器CC14585返回85下页上页Y（AB）是用Y（AB）仅仅是一个控制信号。C7C4C5C6D7D4D5D6C0C1C2C3D0D1D2D3Y（AB）0返回A2A1B0A0B1B2B3A3I（AB）I（AB）Y（AB）I（AB）Y（AB）Y（A=B）用两片CC14585 组成一个8位数值比较器186在CMOS集成比较器的级联中，最低位的I（AB）输入端只是为了便于理解，应接高电平1。级联中CMOS比较器与TTL比较器的区别：在TTL集成比较器的级联中，高位中的三个扩展端 I（AB）和I（A=B），应分别与低位中的Y（AB）和Y（A=B）连接，最低位的I（A=B）应接1， I（AB）端应接0。返回下页上页87返回上页课堂练习第四节 组合逻辑电路中的竞争-冒险现象 竞争-冒险现象及其成因 检查竞争-冒险现象的方法 消除竞争-冒险现象的方法下页总目录推出下页返回