单片机课件：2系统结构

1、下周星期三（16日）课与实验课调换。停课一次。1第二章MCS51单片机系统结构外部引脚内部结构专用寄存器内部时钟、振荡器并行I/O口结构、总线断电保护、加密和解密22.2 单片机的引线80C51P1.0-P1.7P3.0-P3.7P0.0-P0.7P2.0-P2.71202140Vpp/EAALE/PROGPSENXTAL2XTAL1VCCVSS3P1P3P2P0复位晶振输入控制端MCS-51单片机芯片引脚图4 单片机外部引脚及I/O功能Vcc : 电源正极 Vss : 电源地XTAL1、XTAL2: 外接晶振、振荡器EA/Vpp : EA- 内部或外部程序存储器选择 Vpp- 编程电压ALE

2、/PROG : ALE-允许地址锁存信号输出。 PROG-编程脉冲PSEN : 外部程序存储器选通信号RET：复位信号端5单片机外部引脚及I/O功能P0口-(32-39) 低位地址(A7-A0)/数据复用口P1口-(1-8) I/O口P2口-(21-28) 高位地址(A15-A8)P3口-(10-17) 多功能口 6P3口引脚及I/O功能P3口-(10-17) 多功能口 串口 : P3.0-RXD P3.1-TXD 中断 : P3.2-INT0 P3.3-INT1 定时 : P3.4-T0 P3.5-T1 读写 : P3.6-WR P3.7-RD7 单片机的组成时钟OSC程序存储器ROM数据存

3、储器RAMCPU各种I/O定时/计数器CTC8第二章 单片机的系统结构 2.1单片机的系统结构RAMP0P1 ROMP2P3PC指针加法器DPTR缓冲器 ROM地址ACCSP ALUTMP2TMP1PSWB定时与控制PSENALEEARST振荡器中断串口定时PCON.SCON .TMCD.TCON.TH0.TH1.TL0.TL1.TH2.TL2. IE. IP. SBUF.VCCVSS9专用寄存器累加器（A）寄存器（B）程序状态字（PSW）堆栈及堆栈指针（SP）07H数据指针（DPTR）16位10专用状态寄存器PSW CY AC F0 RS0 RS1 OV - PCY: 高位进位标志AC: 辅

4、助位进位标志RS0、RS1：工作寄存器组F0: 用户标志位OV: 溢出标志位P: 奇偶标志位-：保留位11RS0、RS1：工作寄存器组RS1 RS0 寄存器组 RAM位置 0 0 0 00H07H 0 1 1 08H-0FH 1 0 2 10H-17H 1 1 3 18H-1FH1FH00H7FH内部RAM12SP堆栈及堆栈指针在MCS51的内部RAM定义一个区域作为堆栈该区域通过软件确定堆栈的区域和深度可根据需要来自行决定 RAMSP=07H上下调整7FH00H13数据指针DPTRDPTR数据指针，16位寄存器由两个8位的寄存器：DPH、DPL组成。作为访问外部数据存储器的地址寄存器，可以访

5、问64K存储器空间。常用于调用、转移、访问外部数据存储器查表等指令中。14单片机的时钟 时钟电路 时序 2.3 单片机的时钟频率 1.2、4、6、8、12、24、33、40MHZXTAL2XTAL1 8051 80C51XTAL2XTAL18C51外时钟电路驱动30XTAL1XTAL2内部时钟电路与外部元件组成振荡器15指令周期机器周期机器周期 P1时序及有关概念0）振荡（分频）周期P1、P2（8051有12个振荡周期）1）时钟周期S : 1MHZ时钟频率=1us （8051有6个时钟周期） 4MHZ时钟频率=0.25us2）机器周期： 完成一个基本操作的时间 3）指令周期： 由若干机器周期组

6、成SP2164）8051定义一个分频周期为一拍（P）两个分频周期为一个状态（S）（时钟周期）5）8051定义：一个机器周期由包含12个分频周期的6个状态（s）组成。 12MHZ时钟频率 / 12 =1us6）改变机器周期中的分频个数或时钟个数可以调整指令执行的时间时序及有关概念17S2S3 S4S5S6S11 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4OSCALEINC A 单字节单周期ADD A, DATA 双字节单周期INC DPTR 单字节双周期MOVX A,Ri 单字节双周期S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1 S2 S1

7、S2 S3 S4 S5 S6 S1 S2 一个机器周期无ALE18 助记符 机器码 字节数 机器周期INCA04H11ADDA, #data25H21INCDPTR77H12MOVXA,DPTRE0H12立即数19第二讲MCS51并行口结构、总线、非总线结构P0口-数据/地址总线P1口-I/O口P2口-高位地址线或I/O口P3口-多功能口上述I/O口由于功能不同在结构上有所区别20 低位地址 / 数据P0口幷行口的结构DQCLQVCC读引脚读锁存储器P0.XMUX控制1 驱动8个LSTTL2 低位地址/数据总线复用方式（常用方式）&21 地址 / 数据P0口做为总线时(地址/数据)输出时：VC

8、CP0.XMUX控制=11控制端=1，上拉管与门开锁2 低位地址/数据端，控制上拉管和下拉管的输出&22 低位地址/数据DQCLQVCC读引脚读锁存储器P0.XMUX控制&P0口做为总线输入时：访问外部存储器1 P0口自动置0FFH,Q=0下拉管截止，控制端=0上拉管也截止。输出端为高阻态输入2 真的双向口23总线方式： (数据/地址 ) *输出信号（数据/地址）通过与门驱动上拉FET管,又通过反相器驱动下拉FET管。 *输入信号：访问外部存储器时，输出管截止输入端呈高阻态。 *真双向口 * 作为总线方式（数据/地址 ）使用后，就不能再作为通用I/O口使用。24P0口用作I/O口时的结构 DQ

9、CLQVCCP0.XMUX控制=0外上拉电阻 R1上拉管截止，输出极是漏极开路，需接上拉电阻2输出端随 Q 变化3 输入时需要置锁存器=1 及输出端为高电平4准双向口读引脚&25 当I/O方式时：控制=0 *上拉管截止需要外接上拉电阻 * Q=0 下拉管截止,由于有上拉电阻 输出端高电平而不是高阻态 * Q=1 下拉管导通,输出端低电平 * 当输入时需要将输出端置为高电平才能正确输入数据 *准双向26幷行口的结构 P1口DQCLQVCC读引脚读锁存储器P1.XR 上拉电阻（内部）1驱动4个LSTTL 2准双向并行口 （8052 T2口：P1.0, P1.1 )27 高位地址A15A8幷行口的结

10、构 P2口DQCLQVCC读引脚读锁存储器 P2.X控制R 上拉电阻（内部）1 驱动4个LSTTL，高位地址(A15A8)作为高位地址后，就不能再用于I/O口MUX28幷行口的结构 P3口DQCLQVCC读引脚读锁存储器 P3.X 变异功能输出变异功能输入1 驱动4个LSTTL2 可分别置位多功能口或I/O口R 上拉电阻（内部）129幷行口的结构DQCLQVCC读引脚读锁存储器P1.XR 上拉电阻VCC三极管特性读锁存器内容 与 读引脚结果不同引脚电平可能与锁存器Q状态不一样0。7V30读锁存器内容-修改-写操作读锁存器内容-修改-写回锁存器如:ANL P1,A ;逻辑与指令 ORL P2,A

11、 ;逻辑或指令 XRL P3,A ;逻辑异或指令 CPL P3.0 ;位取反指令 INC P2 ;增量指令 DEC P2 ;增量指令 DJNZ P3,LOOP ;循环判跳指令31I/O口引脚耗尽型（电阻）增强型30ma延迟2个振荡周期 1 0 1 0 1 0VCCQ并行口写操作 : 加快引脚跳变过程在S1P1、 S1P2的2个周期内加入一个上拉电阻A+32三总线结构（数据 地址 控制）ABCRAM / ROMP1P3A0-A7D0-D7P2P0A8-A1580C5174LS373ALEA:地址线 B:数据线 C:命令线G332. 数据/地址总线分离电路连接A0A1A2A3A4A5A6A7A8A

12、9A10A11A12A13A14A15D0D1D2D3D4D5D6D7805174LS37334总线结构（数据 地址 控制）与扩展ABCA0-A2D0-D7P080C5174LS373IN0IN7A/D0809P1P3译码器74LS138VREFINT0EOCIN0IN735总线结构（数据 地址 控制）与扩展D0-D7P080C51A/DC0832P1P3译码器74LS138WRWRCSVREF36非总线结构（数据 地址 控制）与扩展AT89c2051、AT89C10511202193184175166157148139121011RETRXD/P3.0TXD/P3.1XTAL2XTAL1IN

13、T/P3.2INT/P3.3T0/P3.4T1/P3.5GNDVCCP1.7P1.6P1.5P1.4P1.3P1.2P1.1/AIN1P1.0/AIN0P3.7内部有上拉电阻比较器P3口为双向多功能口，内部有上拉电阻。1)内部有2k的程序存储器，地址范围在000H-7FFH2)不可外扩数据/程序存储器，没有MOVX指令AT89C2051371202193184175166157148139121011VCCP1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.7RETRXD/P3.0TXD/P3.1XTAL2XTAL1INT/P3.2INT/P3.3T0/P3.4T1/P3.5

14、GNDWPA0SCLA1SDAA2WPA0SCLA1SDAA2AT89C2051非总线扩展AT89C2051AT89C2051与串行E2PROM的接口VCCAT24CXX382.5RST /Vpd引脚VSSVCCRST /Vpd触发器复位A： 00H P0-P3：0FFHB： 00H DPTR：0000H PSW: 00H PC： 0000H SP：07H SBUF：不变复位时部分寄存器值RAM内部39C=10ufR=8.2Kt 10msRET8051VSSVCC1.单片机复位2.系统复位-多机同时复位（单稳触发器复位）复位信号保持2个机器周期电平 vcc40VccINT0RST/Vpd备用电源掉电保护中断方式时序过程41vcc RST其他芯片89c51施密特触发器RST42用单稳触发器74LS123输出不同信号电平复位QQRSTRSTT=1.1RCDR C43PD=1掉电IDL=1冻结中断 串口 定时器CPUOSCXTAL1 XTAL2或门或门时钟发生器8051单片机节电运行方式结束冻结方式，通过中断响应IDL=0或硬件复位结束掉电方式，硬件复位448051单片