2022年专科《数字逻辑》复习题库及答案讲解学习

1、资料收集于网络,如有侵权请联系网站删除专科数字规律复习题库及答案一、挑选题1 和二进制数 1100110111.001等值的十六进制数学是 ；A.337.2 B.637.2 C.1467.1 D.c37.4 2 是 8421BCD码的是（） A.1010 B.0101 C.1100 D.1111 _ ABC3 和二进制码1100 对应的格雷码是（） A.0011 B.1100 C.1010 D.0101 4 和规律式_ AABC相等的式子是 A.ABC B.1+BC C.A D.5 如干个具有三态输出的电路输出端接到一点工作时,必需保证（）A. 任何时候最多只能有一个电路处于三态,其余应处于工

2、作态；B. 任何时候最多只能有一个电路处于工作态,其余应处于三态；C. 任何时候至少要有两个或三个以上电路处于工作态；D. 以上说法都不正确；_ _6 A+B+C+ A+A B =（） A.A B._ A C.1 D.A+B+C 7 以下等式不成立的是（_A. A A B A B） B.A+BA+C=A+BC _ _ _B1C.AB+AC+BC=AB+BC D.ABABABA8FA,B,Cm0 , ,12 ,3 ,4 ,5 _ , 6, _ 就F _A.ABC B.A+B+C C.ABC D. ABC9欲对全班 53 个同学以二进制代码编码表示,最少需要二进制的位数是A.5 B.6 C.10

3、D.53 10 一块数据挑选器有三个地址输入端,就它的数据输入端应有（）；A.3 B.6 C.8 D.1 11 或非门构成的基本RS触发器,输入端 _ SR的约束条件是（_R 1 D. S_）；A.SR=0 B.SR=1 C.SR012 在同步方式下,JK 触发器的现态Qn = 0,要使 Qn+1 = 1,就应使（）；A.J=K=0 B.J=0,K=1 C.J=1, K=X D.J=0,K=X 13 一个 T 触发器,在T=1 时,来一个时钟脉冲后,就触发器 ；A. 保持原态 B.置 0 C.Q n+1=置 1 D. _n Q 的功能,其翻转）14在 CP作用下,欲使D触发器具有D端应接（_n

4、Q A.1 B.0 C.Qn D.15一片四位二进制译码器,它的输出函数有（）A.1 个 B.8个 C.10个 D.16个16比较两个两位二进制数 _A=A1A0 和 B=B1B0,当 AB时输出 F=1,就 F 的表达式是（_ _A. FA 1B _ 1_ B.FA 1A0 _B 1B0 _C.FA 1B 1A 1B 1A 0B0 D. FA 1B 1A 0B 017相同计数模的异步计数器和同步计数器相比,一般情形下（）A. 驱动方程简洁 B.使用触发器的个数少 C. 工作速度快 D.以上说法都不对18测得某规律门输入A、B和输出 F 的波形如下图,就FA,B的表达式是（_A BA.F=AB

5、 B.F=A+B C.FAB D.Fword 可编辑资料收集于网络,如有侵权请联系网站删除A B F 19Moore 和 Mealy 型时序电路的本质区分是（）个字；A. 没有输入变量 B.当时的输出只和当时电路的状态有关,和当时的输入无关C.没有输出变量 D.当时的输出只和当时的输入有关,和当时的电路状态无关20n 级触发器构成的环形计数器,其有效循环的状态数为（）n 个A.n 个 B.2n个 C.2n-1 个 D. 221 ROM电路由地址译码器和储备体构成,如译码器有十个地址输入线,就最多可有（A.10 B.102 C.210 D.1042274LS160 十进制计数器它含有的触发器的个

6、数是（）A.1 个 B.2个 C.4个 D. 6个23组合型 PLA是由（）构成A. 与门阵列和或门阵列 B.一个计数器 C.一个或阵列 D.一个寄存器24TTL 与非门的余外脚悬空等效于 ；A. B. C.cc D.Vee 25设计一个 8421 码加 1 计数器,至少需要（）触发器A.3 个B.4 个C.6 个D.10 个26以下哪一条不是排除竟争冒险的措施（）A. 接入滤波电路 B.利用触发器 C.加入选通脉冲 D.修改规律设计27主从触发器的触发方式是（）A.CP=1 B.CP上升沿 C.CP下降沿 D.分两次处理28以下说法中, （）不是规律函数的表示方法；A真值表和规律表达式 B卡

7、诺图和规律图C波形图和状态图29已知某触发器的特性所示（触发器的输入用A、B 表示）；请挑选与具有相同功能的规律表达式是（）；30AQn1A QnBQnBQn1A QnB QnCQn1A QnB QnA B n+1 Q说明0 0 n Q保持0 1 0 置 0 1 0 1 置 1 1 1 Qn翻转用 ROM实现四位二进制码到四位循环码的转换,要求储备器的容量为（）；31A8 B16 C32 D64 以下信号中, （）是数字信号；32A沟通电压B.开关状态C.交通灯状态D.无线电载波余 3 码 10001000 对应 2421 码为（）33A. 01010101 B. 10000101 C. 10

8、111011 D. 11101011 如规律函数FA ,B ,Cm,1 ,3,2 6,GA ,B ,Cm,0,2 ,3 4 ,5, 7,就 F 和 G 相与的结果为（word 可编辑资料收集于网络,如有侵权请联系网站删除34A. m 2m 3B. 1 C. A BD. 0 ）为实现 D 触发器转换为T 触发器,图所示的虚线框内应是（T D Q CP QA. 或非门 B. 与非门 C. 异或门 D. 同或门35完全确定原始状态表中的五个状态 A、B、C、D、E,如有等效对 A 和 B, B 和 D,C 和 E,就最简状态表中只含（）个状态A.2 B.3 C.1 D.4 36以下触发器中,没法约束

9、条件的是（）A. 时钟 R S 触发器 B. 基本 R S 触发器C. 主从 J K 触发器 D. 边沿 D 触发器37组合规律电路输出与输入的关系可用（）描述A. 真值表 B.状态表 C.状态图 D.规律表达式38实现两个 4 位二进制数相乘的组合电路,其输入输出端个数应为（）A.4 入 4 出 B.8 入 8 出 C.8 入 4 出 D.8 入 5 出39组合规律电路中的险象是由于（）引起的A.电路未达到最简 B.电路有多个输出C.电路中的时延 D.规律门类型不同40设计一个五位二进制码的奇偶位发生器,需要（）个异或门A.2 B.3 C.4 D.5 41以下触发器中, （）不行作为同步时序

10、规律电路的储备元件；A.基本 R-S 触发器 B.D 触发器C.J-K 触发器 D.T 触发器42构造一个模 10 同步计数器,需要（）触发器A.3 个 B.4 个 C.5 个 D.10 个43实现同一功能的 Mealy 型同步时序电路比 Moore 型同步时序电路所需要的（）A. 状态数目更多 B.状态数目更少 C.触发器更多 D.触发器肯定更少44同步时序电路设计中,状态编码采纳相邻编码法的目的是（）A.削减电路中的触发器 B.提高电路速度C.提高电路牢靠性 D.削减电路中的规律门45脉冲异步时序规律电路的输入信号可以是（）A.模拟信号 B.电平信号C.脉冲信号 D.时钟脉冲信号46电平异

11、步时序规律电路不答应两个或两个以上输入信号（）A.同时为 0 B.同时为 1 C.同时转变 D.同时显现47脉冲异步时序规律电路中的储备元件可以采纳（）A.时钟掌握 RS 触发器 B.D 触发器C.基本 RS 触发器 D.JK 触发器word 可编辑资料收集于网络,如有侵权请联系网站删除48八路数据挑选器应有（）个挑选掌握器A.2 B.3 C.6 D.8 49移位寄存器 T1194 工作在并行数据输入方式时,M A M B取值为（）A.00 B.01 C.10 D.11 50半导体储备器（）的内容在掉电后会丢失A.MROM B.RAM C.EPROM D.E 2PROM 51EPROM 是指（

12、）A.随机读写储备器 B.只读储备器C.可擦可编程只读储备器 D. 电可擦可编程只读储备器52用 PLA 进行规律设计时,应将规律函数表达式变换成（）A.异或表达式 B.与非表达式C.最简“ 与或” 表达式 D.标准“ 或与” 表达式53补码 1.1000 的真值为（）A.+1.1000 B.-1.1000 C.-0.1000 D.-0.0001 54以下哪个函数与规律函数 F= A B 不等（）A. F A B A B B. F A B ABC. F A B D. F A B 155PROM 、PLA 、和 PAL 三种可编程器件中, （ ）是不能编程的A.PROM 的或门阵列 B.PAL

13、的与门阵列C.PLA 的与门阵列和或门阵列 D.PROM 的与门阵列56以下中规模通用集成电路中,（ ）属于组合规律电路A.4 位计数器 T4193 B.4 位并行加法器 T693 C.4 位寄存器 T1194 D.4 位数据挑选器 T580 57数字系统中,采纳（）可以将减法运算转化为加法运算A. 原码 B.补码 C. Gray 码 D.反码58十进制数 555 的余 3 码为（）A.101101101 B.010101010101 C.100010001000 D.010101011000 59以下规律门中, （）不属于通用规律门A.与非门 B.或非门 C.或门 D.与或非门60n 个变量

14、构成的最小项 mi和最大项 M i 之间,满意关系（）A. m i M i B. m i M iC. m i M i 1 D. m i M i 1参考答案如下：1-5 ABCDB 6-10 CCCBC 11-15 ACDDD 16-20 CACBA 21-25 CCAAB 26-30 BDCCD 31-35 （BC）C（AC ）DA 36-40 （CD）（AD）BCC 41-45 A B B D （CD） 46-50 C（ABCD）BDB 51-55 CCCAD 56-60 （BD）（BD）CC（BC）二、填空题1. 496 的 8421 码为 010010010110 ；F=A+B 2.补码

15、只有 一 种零的表示形式；3.规律变量反映规律状态的变化,规律变量仅能取值 “ 0” 或“1”；4.假如 A ,B 中只要有一个为1,就 F 为 l；仅当 A, B 均为 0 时, F 才为 0；该规律关系可用式子表示；5.在非规律中,如A 为,就 F 为 1；反之,如 A 为 l,就 F 为 0 ；所构成的式子；6.基本的规律关系有 与、或、非 三种；7.规律表达式是由 规律变量和“ 或”、“ 与” 、“ 非”3 种运算符word 可编辑资料收集于网络,如有侵权请联系网站删除8.规律函数表达式有“ 积之和” 表达式与“ 和之积” 表达式 两种基本形式； 表达式； 相对9.假如一个函数完全由最

16、小项所组成,那么这种函数表达式称为 标准“ 积之和”10. 3 个变量最多可以组成 8 个最小项； ；11. n 个变量的全部最大项的 “ 积” 恒等于 0；12. 在同一规律问题中,下标相同的最小项和最大项之间存在 互补 关系；13. 求一个函数表达式的标准形式有两种方法,一种是代数转换法,另一种是真值表转换法14. 最简规律电路的标准是: 门数最少；门的输入端数最少；门的级数最少 ；最小项15. 规律函数化简的三种方法,即代数化简法、卡诺图化简法和列表化简法；16. N 个变量的卡诺图是一种由2 的 n 次方个方格构成的图形；17. 一个规律函数可由图形中如干方格构成的区域来表示,并且这些

17、方格与包含在函数中的各个应；18. 一只四输入端或非门,使其输出为 1 的输入变量取值组合有 1 种；19. 规律函数化简的目的是 简化电路的结构,使系统的成本下降； ；20. 常见的化简方法有 代数法、卡诺图法和列表法 三种；21. F=A+BC 的最小项为 m3,m4,m5,m 6,m7 ；22. 代数化简法是运用 规律代数的公理和基本定理 对规律函数表达式进行化简；23. 所谓规律上相邻的最小项是指这样两个乘积项,假如它们都包含 有 n 个变量,且这 n 个变量中仅有一个变量是不同的 ,就称这两个乘积项是相邻的；24. 化简多输出函数的关键是 通过反复摸索和比较充分利用各个输出函数间的公

18、共项 ；25. 代数化简法 和卡诺图化简法都可用来化简多输出函数；26. 对于两输入的或非门而言,只有当为 A、B 同时为 0 时 时输出为；27. 组合规律电路在任意时刻的稳固输出信号取决于（此时的输入）；28. 全加器是一种实现（运算一位二进制数和的电路）功能的规律电路；29. 半加器是指两个 同位二进制数 相加；30. 组合规律电路由 门 电路组成；31. 组合规律电路的设计过程与 分析 过程相反；32. 依据电路输出端是一个仍是多个,通常将组合规律电路分为 单输出和多输出 两类；33. 设计多输出组合规律电路,只有充分考虑 各函数共享 ,才能使电路达到最简；34. 组合规律电路中输出与

19、输入之间的关系可以由 真值表、卡诺图、规律表达式等 来描述；35. 我们一般将竞争分为： 临界竞争和非临界竞争 两种；36. 函数有（与或式 或与式）两种标准表达式；37. 使 F A , B , C A B C 为 1 的输入组合有（ 7 ）个；38. 时序规律电路按其工作方式不同,又分为（同步时序规律电路）和（异步时序规律电路）；39. 同步时序电路的一个重要组成部分是储备元件,它通常采纳（触发器）构成；40. 当 R=1,S=1 时,基本 RS 触发器的次态输出为（保持） ；41. JK 触发器的次态主要与（J,K,CP ）因素有关；42. D 触发器的次态主要与（ D,CP ）因素有关

20、；43. 仅具有清 0 和置 1 功能的触发器是（D 触发器）；44. 仅具有 保持 和翻转 功能的触发器是（T 触发器）；45. 推迟元件可以是 专用的推迟元件 ,也可以利用 带反馈的组合电路本身的内部推迟性能 ；46. 一般来说,时序规律电路中所需的触发器 n 与电路状态数 N 应满意如下关系式： （ 2n=N ）；47. 由于数字电路的各种功能是通过 规律运算和规律判定 来实现的,所以数字电路又称为数字规律电路或者规律电路；48. 二进制数 1101.1011 转换为八进制为 15.54 ；49. 十六进制数F6.A 转换成八进制数为 64 ；50. 常见的机器数有： （原码、反码和补码

21、）；word 可编辑资料收集于网络,如有侵权请联系网站删除 三、判定题1.“0” 的补码只有一种形式；正确辑函数2.奇偶校验码不但能发觉错误,而且能订正错误；错误3.二进制数0.0011 的反码为 0.1100；错误4.规律代数中,如AB = A + B ,就有 A=B ；正确5.依据反演规章,规律函数FABCDAC的反函数FABCDAC错误6.用卡诺图可判断出逻辑函数FA ,B,C,DBDADCDACD与逻GA,B,C,DBDCDACDABD互为反函数；正确7.如函数 F 和函数 G的卡诺图相同,就函数F和函数G相等；错误8.门电路带同类门数量的多少称为门的扇出数；正确9.三态门有三种输出状

22、态（即输出高电平、输出低电平和高阻状态）,分别代表三种不同的规律值；错误10. 触发器有两个稳固状态：Q1称为“1” 状态,Q0称为“0” 状态；错误11. 同一规律电路用正规律描述出的规律功能和用负规律描述出的规律功能应当一样；错误 12. 对时钟掌握触发器而言,时钟脉冲确定触发器状态何时转换,输入信号确定触发器状态如何转换；正确 13. 采纳主从式结构,或者增加维护堵塞功能,都可解决触发器的“ 空翻” 现象；正确 14. 设计包含无关条件的组合规律电路时,利用无关最小项的随便性有利于输出函数化简；正确 15. 对于多输出组合规律电路,仅将各单个输出函数化为最简表达式,不肯定能使整体达到最简

23、；正确 16. 组合规律电路中的竞争是由规律设计错误引起的；错误 17. 在组合规律电路中,由竞争产生的险象是一种瞬时的错误现象；正确 18. 同步时序规律电路中的储备元件可以是任意类型的触发器；错误 19. 等效状态和相容状态均具有传递性；错误 20. 最大等效类是指含状态数目最多的等效类；错误 21. 一个不完全确定原始状态表的各最大相容类之间可能存在相同状态；正确 22. 同步时序规律电路设计中,状态编码采纳相邻编码法是为了排除电路中的竞争；错误 23. 同步时序规律电路中的无效状态是由于状态表没有达到最简导致的；错误 24. 假如一个时序规律电路中的储备元件受统一时钟信号掌握,就属于同

24、步时序规律电路；正确 25. 电平异步时序规律电路不答应两个或两个以上的输入同时为 1；错误 26. 电平异步时序规律电路中各反馈回路之间的竞争是由于状态编码引起的；错误 27. 并行加法器采纳超前进位的目的是简化电路结构；错误 28. 进行规律设计时,采纳 PLD器件比采纳通用规律器件更加敏捷便利；正确 29. 采纳串行加法器比采纳并行加法器的运算速度快；错误 四、简答题 1. 与一般代数相比规律代数有何特点？2. 什么是规律图？试述由规律函数画出规律图的方法？3. 规律函数式、真值表和规律图三者之间有什么关系？4. 代数法化简主要有哪些步骤？5. 卡诺图在构造上有何特点？6. 已知函数的规

25、律表达式怎样得到它的卡诺图？7. 组合规律在结构上有何特点？8. 在数字电路中为什么要采纳二进制？它有何特点？9. 机器数与真值有何区分 . 10. 在进行规律设计和分析时我们怎样看待无关项？11. 什么叫最小项和最大项 .为什么把规律函数的“ 最小项之和” 表达式及“ 最大项之积” 表达式称为规律函数表达 式的标准形式 . 12. 用代数化简法化简规律函数与用卡诺图化简规律函数各有何优缺点 . 13. 用 或非 门实现规律函数的步骤主要有哪些？word 可编辑资料收集于网络,如有侵权请联系网站删除 14. 为什么要进行组合规律电路的分析？15. 与组合电路相比,时序电路有何特点？16. 什么叫最大相容类 . 17. 简述