内容嵌入式30dvd30盘1

1、第21组 李广野 SC06011055 田文琦 SC06011048 司海洋 SC06011054S3C44B0X时钟电源管理器功能及应用介绍Inner structure of S3C44B0X时钟电源管理器的功能概述S3C44B0X时钟电源管理模块集中管理时钟脉冲的发生与电源时钟源可以来自晶振，也可以是外部时钟S3C44B0X时钟电源管理器功能介绍多种电源管理方案时钟发生器时钟源选择PLL（Phase-Locked Loop 锁相环电路）时钟控制逻辑电源管理正常模式 (Normal Mode)低速模式 (Slow Mode) 空闲模式(Idle Mode)停止模式(Stop Mode)SL

2、空闲模式(SL Idle Mode)正常模式时钟向S3C44B0X的CPU和外设提供时钟信号工作模块：所有外设（UART、DMA、定时器等）和基本模块（CPU核、总线控制器、存储器控制器、中断控制器和电源管理模块）被打开时，功耗达到最高值工作频率：高频状态；（此处所指高频指正常工作时频率，比低速时频率高，同样整机的功耗也是处于最高的状态）通过S/W来控制外设的动作 空闲模式时钟与CPU连接断开，但仍然向所有的外设提供时钟信号。通过使用这种模式，可以降低CPU核引起的功耗工作模块：除CPU外所有的模块工作频率：高频工作状态通过向CPU发出中断申请来唤醒空闲模式的进入和退出在正常状态下：if (无

3、操作定时器启动) 设置外部中断状态; 计时结束时进入空闲模式; 设置外部中断产生方式; else/无操作定时器中断无启动时 设置空闲方式状态; 使无操作定时器启动; 设置无操作定时器中断产生方式;空闲模式的进入和退出 续在空闲状态下：if (产生外部中断) 设置空闲方式状态; 使无操作定时器启动，计时结束时进入正常模式; 设置无操作定时器中断产生方式; else/无外部中断产生时 模块工作状态设定 设置外部中断状态;无操作定时器失效; 设置外部中断产生方式; SL空闲模式工作模块：LCD控制器工作频率：低频工作状态，功耗低于空闲模式PLL关闭 在进入SL_IDLE前需进入SLOW模式且PLL是

4、关闭的。在进入SLOW模式且关闭PLL后，0 x46（LCDC、IDLE和SL_IDLE使能）应被写入CLKCON寄存器，以进入SL_IDLE模式SL_IDLE模式进入及退出 在低速模式下：if (低速模式无操作定时器启动) 设置外部中断状态; 计时结束时进入SL_IDLE模式; 设置外部中断产生方式; else/低速模式无操作定时器中断无启动时 设置SL_IDLE模式状态; 使低速模式无操作定时器启动; 设置低速模式无操作定时器中断产生方式;SL_IDLE模式进入及退出 续退出SL_IDLE模式： if (产生外部中断) 设置SL_IDLE模式状态; 使低速模式无操作定时器启动； 计时结束进

5、入低速模式; 设置低速模式无操作定时器中断产生方式; else/无外部中断产生时 模块工作状态设定 设置外部中断状态; 低速模式无操作定时器失效; 设置外部中断产生方式; 低速模式直接使用外部时钟作为S3C44B0X的主时钟，而不是PLL工作模块：LCD控制器，PLL关闭（降低损耗）工作频率：低频工作状态，功耗仅依赖于外部时钟的频率低速模式进入及退出在空闲模式下： if (空闲模式无操作定时器启动) 设置外部中断状态; 计时结束时进入低速模式;（关闭PLL,降频） 设置外部中断产生方式; else/空闲模式无操作定时器中断无启动时 设置低速模式状态; 使低速模式无操作定时器启动; 设置低速模式

6、无操作定时器中断产生方式; 低速模式进入及退出 续退出低速模式模式： if (产生外部中断) 设置SL_IDLE模式状态; 打开PLL，升频，延时（PLL稳定） 使低速模式无操作定时器启动，计时结束进入空闲或正常模式; 设置低速模式无操作定时器中断产生方式; else/无外部中断产生时 模块工作状态设定 设置外部中断状态; 低速模式无操作定时器失效; 设置外部中断产生方式; 停止模式通过禁止PLL来冻结时钟向CPU和外设提供时钟信号通过外部中断唤醒工作模块：所有模块都被停止（PLL和震荡电路 也会停止），功耗最低工作频率：低频工作状态停止模式进入及退出在正常状态下： if (按下开关机键) 设

7、置开关机键状态; 关机计时器开始计时，计时结束时进入stop模式; 设置开关机键中断产生方式; else/无开关机键按下时 模块工作状态设定 设置开关机键状态; 使关机定时器失效; 设置开关机键中断产生方式; 停止模式进入及退出 续在关机状态下：if (按下开关机键) 设置开关机键状态; 开机计时器开始计时，计时结束时进入正常模式; 设置开关机键中断产生方式; else/无开关机键按下时 模块工作状态设定 设置开关机键状态; 使开机定时器失效; 设置开关机键中断产生方式。 时钟发生器时钟来源可以是外部晶振和外部时钟时钟发生器有一个震荡器（震荡放大）连接到外部的晶体上，同时还有一个PLL把低频振

8、荡器的输出作为自己的输入，产生S3C44B0X所需的高频信号时钟发生模块有一个逻辑电路，用来在位后或停止模式下产生稳定的时钟频率OSC时钟控制逻辑PLLMUXMUXMUXXTAL0EXTAL0EXTCLKCM32F inTest Mode only(10,11)Power down00,01F out(MCLK)F plloCLK out(External)0001PWRDN时钟发生器框图MUX5For TimesPoit E control时钟源选择通过引脚OM3:2可以选择时钟源 模式OM3:2时钟源晶振驱动PLL启动状态F out00晶振时钟使能使能PLL输出01外部时钟禁止使能PLL输

9、出其他（10、11）测试模式PLLPhase-Locked Loop 中文含意为锁相环电路 一种用于参考输入信号在频率和相位上产生同步的输出信号的电路PLL的组成鉴相器（相位差检测器 PFD）电荷放大器（充电泵 Charge Pump）回环滤波器（Loop Filter）压控振荡器（Voltage Controlled Oscillator VCO）分频器（Divider ）输出转换器PLL工作原理压控振荡器产生周期性的输出信号，如果其输出频率低于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率提高。如果压控振荡器的输出频率高于参考信号的频率，鉴相器通过电荷放大器改变控

10、制电压使压控振荡器就的输出频率降低。低通滤波器的作用是平滑电荷放大器的输出，这样在鉴相器进行微小调整的时候，系统趋向一个稳态。 PLL功能示意图：PLL的基本应用包括 时钟恢复 偏移校正 产生时钟 DividerSVCOPUMPDivider PDividerMPFDF inP5:0M7:0S1:0PWRDNLoop FilterPLLCAPInternalEnternalF plloPLL锁相环框图F vcoF ref时钟控制逻辑决定使用那个时钟源（PLL时钟/振荡器OSC输出）开电源重起和掉电模式唤醒时起作用 PLL锁时稳定时间：PLL输出稳定所需要的时间重启以及从STOP模式和SL_ID

11、LE模式唤醒后，锁定时间被内部的逻辑电路通过锁定计数寄存器分别在各自的情况下自动插入 tlock=（1/fin）x n tlock是由软/硬件H/W逻辑PLL得到的锁定值 加电重启powernRESETOSCClockDisableVOC outputF out 在普通操作模式下改变PLL设置在S3C44B0X正常模式的操作期间，如果想通过写PMS的值来改变频率，那么PLL的锁时会被自动插入在锁定时间内，时钟并没有向S3C44B0X内部的模块提供信号S3C44B0X时钟发生器与电源管理特殊功能寄存器（一）PLL控制寄存器PLLCON位位名称描述19:12MDIV主分频控制,初始值:0 x389

12、:4PDIV预分频控制,初始值:0 x081:0SDIV分频后控制,初始值:0 x00S3C44B0X时钟发生器与电源管理特殊功能寄存器（二）时钟控制寄存器CLKCON位位名称描述14IIS控制IIS模块0禁止1使能13I2C控制I2C模块0禁止1使能12ADC控制ADC模块0禁止1使能11RTC控制RTC模块0时正常工作0禁止1使能10GPIO控制GPIO模块1时允许使用EINT4：70禁止1使能9UART1控制UART1模块0禁止1使能8UART0控制UART0模块0禁止1使能S3C44B0X时钟发生器与电源管理特殊功能寄存器（二）续时钟控制寄存器CLKCON7BDMA0,1控制BDMA模

13、块如果BDMA关断则在外设总线上的外设不能存取，0禁止1使能6LCDC控制LCDC模块0禁止1使能5SIO控制SIO模块0禁止1使能4ZDMA0控制ZDMA模块0禁止1使能3PWMTIMER控制PWMTIMER模块0禁止1使能2IDLE进入IDLE模式该位不能自动清除。模块0禁止1进入IDLE模式1SL_IDLE进入SL_IDLE模式该位不能自动清除，为了进入SL_IDLE必须设置为0 x460，1进入SL_IDLE0STOP进入STOP模式该位不能自动清除0禁止1进入STOP模式S3C44B0X时钟发生器与电源管理特殊功能寄存器（三）时钟低速控制寄存器CLKSLOW位位名称描述5SLOW_OFF当BIT=1时0=PLL打开