多路智力抢答器

1、 PAGE * ROMAN PAGE * ROMANIV目 录前 言11 多路智力抢答器的介绍 11.1 多路智力抢答器的作用 21.2 多路智力抢答器的分类 21.3 多路智力抢答器的特性 22 多路智力抢答器的设计 22.1 功能要求22.2 多路智力抢答器的设计步骤以及要求 33 多路智力抢答器的框架设计33.1 多路智力抢答器电路的设计 33.2 多路智力抢答器的设计 34 智力抢答器基本电路设计 45 定时电路设计 85.1 原理及设计85.2 多谐振荡器9 时器10 码器105.5 定时器的工作原理 116 报警系统126.1 报警系统的构成 126.2 报警系统的工作原理 127

2、 时序控制电路设计137.1 时序控制电路的三个功能 137.2 时序控制电路的设计图 137.3 时序控制电路的设计原理 148.元器件介绍 148.174LS148 功能介绍 148.274LS192 功能介绍 159.仿真电路实验 169.1Proteus 仿真电路图 16物制作1710.1 多路智力抢答器原理图 17 路智力抢答器 PCB 制图1710.3 焊接与调试 1810.3.1焊接部分注意事项 1810.3.2调试部分注意事项 1811.结束语18 21参考文献 22 PAGE PAGE 23多路智力抢答器前 言近年来跟着电子技术生长飞快，讯息已经逐步渗透到我们生活的社会里的我

3、们的基本生活水平也在提高， 同时也提高了我们对精神文明的要求， 也就是说电子领域需要更高的发展才能满足人们的需求。通信电子信息学是一门广泛的应用在各个角落的科学技术，迅速的在发展。如果想要学会并学好这门学科， 第一是系统的学习该学科的基础理论， 第二要训电路的能力； 综合分析实验的结果以及正确处理数据、排除和检查数据故障的能力。同时我们对电子产品的理解也会同时的加深。本课程设计的题目是， 多元智能抢答器的试验设计， 所以我会使用多个智能抢答器的设计方案是常识，数字电路的集成芯片的使用。众所周知数字电路具有很多很多的优点： 由于数字电路是二进制故单元电路单一结构将会容许电路参数的离散性比较大，并

4、且便于集成。 工作具有可靠性高的特点而且抗干扰的能力很强。 因为是数字信号用二进制来表示，故数字电路的判别能力很强，相当便于高度集成化。 数字电路的集成产品众多，低廉成本，强大通用性。长期存放数字信息无技术问题。 数字电路具有良好的安全性。加密的数字信息方便，防盗系数很高，不易被盗。多路智力抢答器的介绍便宜。 每个人都知道测试是一个非常普遍的和广泛使用的，能引起极大的兴趣的参与者和观众的智力抢答器两种功能， 并且在很短时间内使观众对节目的兴趣1与关注。伴随着电视智力竞赛遍地开花， 在日常答题的过程中一般要分为抢答以及必答两种形式。和答案将参与者被要求做一些准备，但有时间限制，抢答器会发出警告。

5、也就是说，谁送来的主题，你可以开始回答如果参赛者，谁第一个按 钮，然后让参与者回答， 但问题是很难确定到底是哪一个根据选手第一，用抢答器来完成该一功能。1多路智力抢答器的作用2现在的信息技术发展革命， 用人自身感觉器官既无法得到准确的数据， 同时对很多无法用器官感测的事物不得不望而止步， 而多路智力抢答器就是一种代替人的感觉器官来获取信息、数据的媒介。各种知识竞赛、文体娱乐活动（抢答活动）中，多路智力抢答器能直观、公正、准确地判断出是哪一位抢答者。23多路抢答器会通过参赛者所在位置的指示灯显示或数字的显示、语音提醒、 图片显示、警示显示等显示方法筛选抢答违规者以及第一个抢答的参赛者，一般抢答器

6、的工作都只是甄别出第一个抢答成功的参赛者以及第一抢答违规参3赛者 。多路智力抢答器的分类根据不同的构成把多路智力抢答器分为三种， 一种是基于单片机设计的多路智力抢答器，第二种基于 c 3第三种是最简单的基于数字电路设计，也就是本课题的设计方案。多路智力抢答器的特性多路智力抢答器具有快捷方便的操作特性， 价格方面也是十分的低廉， 不管基于哪一种设计成本都是很低。多路智力抢答器的设计功能要求 我们将和多项，同时数字枪抢答器的设计，每个小组将在按钮的答案。主持人或比赛组织者控制。 多路智能抢答器功能的数据锁存和显示。当主持人或比赛组织者宣数码管显示选手号码（ 1 0 主持人会提示。与此同时系统将不接

7、收其他参赛者按钮的信号。多路智能抢答器会定时抢答的功能，假设答案的时间设置为30秒，当主持人或参与者按下启动按钮，计时器将立即开始倒计时，并在答无效，此时定时 LED显示器将会。多路智力抢答器的设计步骤以及要求 制定电路的构成框图，请求能达成全部功效，利用的元器件少，本钱低。 设计并安装电路，要求布线整齐、美观，便于级联和调试。 测试所设计抢答器的逻辑功能，满足各项功能要求。 画出整机逻辑电路图。 写出设计报告。多路智力抢答器的框架设计多路智力抢答器电路的设计本次多路智力抢答器设计是为日常生活中所能实际应用而设计，源为交流电源 220V。多路智力抢答器的设计多路智力抢答器的总体框图是由主电路和

8、扩展电路两部分构成。扩展电路 的功能是完成定时抢答。 而主体电路基本功能为抢答， 也就是说当主持人宣布开始抢答以后，参赛者开始按动抢答按钮时，LED将会显示参赛者的编号，与此同时系统将会封锁输入电路，其他选手禁止抢答。3-1 图所示。图3.1多路智力抢答器的框架图 所示的多路智力抢答器的框架图。从该图可得知多路智力抢答器的工作原理为：当工作人员把该多路智力抢答器连接220v的交流电源以后，主持人或活动组织者将多路智力抢答器的开关拨到“清零”状态，多路智力抢答器将禁止状态，编号LED显示器无任何显示，由主持人或活动组织者设定的抢答器定时器第一次 LED显示；主持人或活动组织者将开关拨到“开始”的

9、状况， 音响喇叭发出声音的告知参赛者。 参赛者在智力抢答器在规定的时间内第一， 多路智能抢答器同时完成： 12编号的锁存； 34扬声器提示等人或活动组织者再次进行操作“清除”和“开始”状态等的开关，活动才能继续 。4续 。智力抢答器基本电路设计抢答器电路设计本次设计咱们将用编码器74LS148 和锁存器 74LS297 来完成智力抢答器电路。该电路的两个基本功能： 首先是参赛者的按钮确定了制备，键参与者编号的锁存，解码数也需要在这个时间和显示电路，其中我们将会采用七段数字数码显示管组成显示电路；第二个本电路将会禁止剩余参赛者的按键操作，5所以他们的按键操作是无效的。5图4.1.1抢答器的电路原

10、理图优先判决器集成优先编码器等构成优先判决器。 该编码器信号输入端有8个，二进制码输出端有 3个，选通输出端YS 选通输入端 ST和扩展端YEX。由功能表中可以看出当 ST“”时，不管 8个输入端是什么状态，输出端都为“ ST“YEX 端和YS是以这一种情况称为输入低电平有用。图4.2 74LS148功能表图锁存 器SR锁存器确保多个开关触发一个重要的部分不在设计干扰表4.3用与非门组成的 SR锁存器的特性表SRQQ*SRQQDD11001111010101111001101100010011译码器本次多路智力抢答器中选用的译码器型号是共阴改译码器引脚排列如图所示，其中3 2 10BC 、 、

11、 、Yg 译码输出端，输出“ 1”有用，用来驱动共阴极 LED数码管。测灯的光输入端是 T，当“”时，该译码输出全为“ ，七个数码管和电光源，因为数码管的段可以检查正常照明。 灭灯输入端是BI /RBO ，BI“”时，译码输出全为“ 。 而作为输出端使用时，称灭“ ”输出端，在A=B=C=D=时，而且I =0 时，O 才会输出低电平，该现象表示译码 器把不想显示译码器现象归零。 熄灭不希望显示的零则是用 RBI端。图4.4 74LS48的引脚排列图数码显示器家喻户晓当今最常用的数字显示器是共阴管是本次设计的主要数码显示管，其出线和电路形式的引出脚如图4-4-1所示。一个 LED数码管可用来显示

12、一个小数点和一名09 十进制数。袖珍的数6 寸，0.5 寸）每段发光二极管的正向压降，正常约为22.5V，随发出的光（日常为黄、橙色.红.绿颜色的不同而差别，每个发光为基础的 510mA电流二极管之间 。LED数码管要显示 BCD码必要有一个专门的译码器才可以表示 的十进制数字，该译码器要完成译码的功能还要有与之相对的启动功用。6、 LED数码管工作原理在本电路的工作过程：当开关 S被置于清除端时，4个触发器输出置 0，RS触发器的 R、S端均为 0，使74LS148的优先编码工作标志端（图 4-1-1 中5开关S置于开始处时，本多路智力抢答器处于的状态便是等待工作，而当有参赛者将抢答按键按下

13、时 （任意按键，如按下 S，则8的输出经过 S锁存后，(1 中4端=1, 七段显示电路 74LS48工作状态中进行， 4Q3Q2Q=100, 过译码显示数字为“”。另外，使 8优先编码工作标记端（图 1中5端），而今的状态就是禁止状态，也就是其余按键的输入将会被封锁。而当的 此时由于仍为 ，使优先编码工作标志端（图中 5 号端），所以74LS148还是处于的状态还是禁止， 为了确保没有两个按钮的输入信号， 并保证参与者的优先级。 如果有再次抢答的需要由主持人或者组织者将 S开关重新置于“清除”处然后再进行下一轮的抢答。74LS148为8线3线优先编码器。可是如果主持人或者活动组织者在比赛时按下

14、S0键经RS锁存器后，1Q=1，74LS148YEX， 111, RS锁存后,2Q=1, BI1 , 所以 74LS48处于的状态是工作中， 0且 ,故经译码显示为“ ”。从而保证了第一个抢答的人的优先性。定时电路设计减计数器 74LS192进行设计，由秒脉冲电路提供计数器的时钟脉冲。原理及设计定时电路这个地方主要是由十进制同步加减计数器74LS192减法计数电路、路，555定时器秒脉冲产生电路以及 2个7段数码管即相关电路组成。此中两块 74LS192能够达成减法计数，表示到数码管上是经过译码电路由时钟发生电路供给其时钟信号。 当按钮弹出的定时器，计数器计数减在共阴极七段数码显示管 dpy_

15、7-seg ，时间显示，当有参赛者抢答时，显示此时的倒计时时间的同时将会停止计数；假如木有参赛者的抢答，显示倒计时时间， 序控制电路， 控制报警电路将会报警，并且此后参赛者的抢答失效。 因为我们需要考虑成本的构成和一些电阻的实际经验，所以我们选择的电阻值为，然后我们代入到上式里便可以得到这就是我们所说的 秒脉冲。多谐振荡器图5.1定时电路原理图组成的多谐振荡器组成了本次多路智力抢答器的秒脉冲产生电路，组成的多谐振荡器功能表。表5.2 555组成的多谐振荡器功能表输入 触发输入（4）输出放电管00导通Vcc2/3Vcc2/3Vcc1/310导通Vcc1/31无变化无变化计时器芯片的串接实现了本次

16、多路智力抢答器的电路功能。M（4引脚除端。UP为加计数端, PL (11引脚)为置数端,DN为减计数端,TTCD (13 引脚)为非同步借位输出端 ,D0D3为计数器的输入端， CU(12 引脚)为非同步进位输出端,Q0Q3为数据输出端， 而如表 5-3 所示。 的功能表清预置Q1Q2Q3R1Q1Q2Q3R1000000ABCDABCD011加计数011减计数M时钟预置数据输入输出UPDND0D1D2D3Q0译码器本次电路设计七段译码器 74LS48译码由 74LS192输出的四位二进制码后输出的二进制码为七位，并且相应的时间由两个共阴极的七段数码显示管显示出。74LS48的功能表如表 5-3

17、 所示。表5.3 74LS48的功能表字制LTRBDCBARBO字制LTRBDCBARBOabcdefg形I0110000111111100110001101100001210010111011012310011111110013410100101100114510101110110115610110100111116710111111100007811000111111118911001111100119定时器的工作原理本次多路智力抢答器的秒脉冲电路是由555 定时器组成的单稳态触发器组成，电路将给减计数电路提供时钟信号。 两片74LS192级联构成减计数器， 比赛组织者或者主持人通过输入不

18、同数据给经过了两个 74LS48译码器，在数码管上将会数据显示， 从而这样实现给定时电路预置抢答时间。 整个定时电路由比赛组织者和主持人通过控制开关操纵，并且当控制开关处于断开 作状态处于禁止，数码管上数据保持不变。当主持人或者比赛组织者将控制开关的状态处于闭合时，74LS192的使能端变为低电平， 减计数电路状态处于工作中， 当钟脉冲到来时，数码管上时间递减，保持不变直到变为00 时，减计数电路的此时工作状态处于禁止。如果比赛过程中需要重新开始， 主持人或者比赛组织者再次打开开关，重新预置电路，并且重复上述过程 7 。报警系统报警系统的构成本次多路智力抢答器的报警系统中的多谐振荡电路由555

19、 芯片构成，再经过三极管放大 555 的输出信号,从而推动扬声器或者扬声器的发声。+5R1 R5 8 8 47R268K 5TI2555THOLDCVOLTR3 5103DG130GNDC2RL1100fC110fR4510图6.1报警系统的构成报警系统的工作原理本次多路智力抢答器的报警系统其中，多谐振荡器由555构成，振动频率f012R2)Cln 21.432R2 )C推动扬声器的是其输出信号经三极管。期中PR为该报警系统的控制信号，当 PR为高电平时，多谐振荡器工作；而当时序控制电路设计时序控制电路的三个功能声，抢答电路以及定时电路开始进入正常的工作状态。抢答电路同时间停止工作。在时间终止

20、时发声，并且同时让抢答器和定时电路停止工作。时序控制电路的设计图+5VG1CP1 时钟信号JP?&1100k定时到信号S 5 TR+Q Yex34R-DRttG21 AST&G3NG7Cext+1CfGND图7.2时序控制电路时序控制电路的设计原理图 7-2中，发挥控制时钟信号CP的放行与禁止的作用的门是74LS148的输入使能端 ST的是门G2。 所示时序控制电路的工作原理是： 当主持人或者活动组织者调控电路开关从“清除”位置调拨到“开始”位置时，来自于抢答电路的74LS279的输出，经G3反相，A=，则从5输出端输出的时钟信号 可以加到 到设定时间时，来自于可预置时间的定时电路的的借位输出

21、端BO2=1，门G2的输出ST=使处于工作状态的是正常，从而是实现功能的要求。当参赛者在定时的时间内按动抢答按钮时，经 G3反相，A=，封锁 信号，定时器处于保持工作状态；同时，门G2的输出ST=1，74LS148处于的工作状态是禁止，从而实现功能。当定时时间到到规定时间时，来自74LS192 的 8行抢答。与此同时，门 G1处于的状态是关门，并且封锁 CP信号，让定时电路保00状态不变，从而实现功能。而其中。集成单稳触发器 74LS121用于控制报警电路及发声的时间 。8元器件介绍74LS148 功能介绍在优先编码器电路中允许同时输入两个以上编码信号。在设计优先编码器时我们将会将所有的输入信

22、号按优先顺序排队。 并且在同时存在两个或两个以上输入信号的时候，优先编码器只会按照优先级高的输入信号编码，的信号则不起作用。 74LS148是一个八线-三线优先级编码器。8-1 三线编码器 74LS148的管脚图引脚图。图8.1码器 74LS148 的管脚图引脚图74LS192 功能介绍74LS192是双时钟方式的十进制可逆计数器。为预置输入控制端，异步预置。图8-2 74LS192的管脚图引脚图仿真电路实验Proteus仿真电路图图9-1Proteus仿真电路图（ 1）仿真电路课实现抢答功能，由于软件局限，报警电路没有在仿真当中。图9-2Proteus仿真电路图（ 2）实物制作多路智力抢答器

23、原理图10-1 多路智力抢答器原理图多路智力抢答器 PCB制图图10-2多路智力抢答器 PCB制图焊接与调试焊接部分注意事项由于本次试验的焊接点十分多， 所以我们应该对自己要求更加高。 我们将会行焊接。并且焊接时间不能过久，但是过程中必须完全熔着，以免造成冷焊。焊点的表面要平滑光泽， 不能有坑坑洼洼。 焊接的时候如果焊点没有完全冷却， 不8伤自己或者他人。 随时保持实验烙铁头的清洁。 当焊接工作完成时， 需要在烙铁头镀上薄层焊锡，避免烙铁头的氧化，并且等锡冷却后再收存 。8调试部分注意事项在实验结束以及调试开始之前或者通电之前必须对照原理图对线路进行详细检查。检查是否有没有焊接到位的点或者没有

24、焊接的点。可用万用表来进行线路的检查，检查检查是否有线路在焊接的时候不小心连接在了一起，如果发现问题并且有进行修改， 那么久必须在检查完毕之后没有任何问题才查。结束语经历了这一次的多路智力抢答器的设计实验，我的理论知识掌握得更加的 完善了，并且实验的动手能力显著的提高。 实验过程中我通过在网上的搜索等多方面的查询相应的实验资料， 我学到许多在书本上学不到的知识， 同时也理解到理论联系实践。虽然我们在实验的设计以及制作中遇到很多从前没遇到的困难。 但是我们利用了许多的方法去解决所遇到的困难或者麻烦。可是当我们的实验设计以及制作好以后，虽然基本符合设计要求，但我们总觉不是那么那么的完美。 而这次设

25、计与制作， 让我最感觉问题与困难的便是在仿真的阶段中遇到很多的问题，比如我们的计时电路不能随抢答而停止， 还有就是由于软件具有的局限在仿真时候并没有完成整体电路的一个调试， 所以这也为最后的实物调试造成了一定的麻烦10 。所以我们要具备一定的检查、 排除电路故障的能力。 与此同时的我我认识到了“理论联系实际” 的这句话的重要性以及真实性。 而且通过对此多路智力抢答器的设计， 巩固了学习的知识。 最重要的是在实践中理解了课本上的理论知识，理解了学以致用的真谛。 然而在整个设计到电路的焊接还有最后的调试过程中，我认为调试部分对我来说是最难的， 主要是由于在印制电路板的时候效果不好出现很多的断线，

26、这让整个焊接和调试都是很困难。 可是众所周知调试是一个经验的积累过程，毫无经验是在短时间内将其完成是一件非常困难的事情，许也是实验老师要求我们努力提高的一个重要方面。所以通过本次设计不仅让我巩固和加深了以前所学的理论知识， 同时也让我发现了自身的不足。 学习不能只学表面的，很多理论知识是需要我们深入了解的。 学习也不能是一时的， 知识的日新月异需要我们长期的坚持和日积月累。心得体会：终于完成了这一次的论文，回头看看其实学通信工程是我实实在想了很多我试图开始渐渐恢复我的自信开始一如既往的自我安慰，人都要向前看，其实我已经得到了很多别人没有的东西， 我总是拿自己的弱点去和别人的优点比较我永远都是输。 大学两年也许我是真的没有考到一个证书， 可