PCIe的原理及体系架构-学习笔记

1、文档内容大部分摘录于PCIExpress系统体系结构标准教材、PCIPCIX和PCIExpress的原理及体系架构IO总线的三个阶段:第一代并行ISA、EISA、MC、VESA.、总线名参数名、ISAEISAMCVESA数据宽度16bit32bit总线性能与EISA相当32bit数据速率5MBps33MBps132MBps频率33MHz推出日期198419891992备注微通道总线第一个局部总线共同特点:信号的功能与时序与处理器引脚密切相关,几乎是微处理器信号的延伸和扩展,有些信号还与主板上的硬件资源有关系.第二代并行PCI、AGP、PCI-X总线名参数名PCIAGPPCI-X1.02.02.

2、11.02.0数据宽度32bit64bit数据速率133MBps266MBps266/533MBps频率33MHz66.6MHz66/133MHz266/533MHz推出日期19921993199519992002备注图形端口PCI总线是一个标准的、与处理器无关的局部外围总线，不受限于系统所使用的处理器的种类,通用性更强.图形端口，将PCI总线从图形数据传输中解放出来，改善带宽.第三代PCIExpress高性能IO串行总线总线名参数名PCI1.x2.0数据宽度1路2路4路8路12路16路32路数据速率0.5GBps1GBps2GBps4GBps6GBps8GBps16GBps频率约2.5GHz

3、推出日期2002备注在总线结构上采取了根本性的变革,主要体现在两个方面:一是有并行总线变位串行总线;二是采用点到点的互连独享带宽.将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路,一条链路可包含一条或多条通路.没有专用的数据、地址、控制和时钟线,总线上各种事务组织成信息包来传送地址空间、配置机制及软件上均保持与传统总线兼容第一代和第二代都是并行总线,有多条地址线、数据线和控制线,挂接多个设备,称为下挂式总线（Multi-Drop）,总线带宽由多个设备共享.通过提高数据宽度和频率来改善带宽的代价是挂接的电器负载减少（由于功耗增加和静态定时减少）.与相比由于采用了频率更高性能更好在地址和数

4、据的基础上增加属性从而可以高效管理缓冲区;分离事务协议相对延迟事务协议来说,提高了总线利用效率;可不需要中断引脚,改用消息信号中断带内体系结构中断效率更高基于PCI总线的结构最基本的PCI总线平台包含三级总线:FSB（Front-SideBus）、PCI和ISA,FSB是处理器子系统的总线（Host总线），总线定义完全取决于系统所用的处理器;PCI局部总线是一个完全与处理器无关的总线，不受限微处理器的种类；ISA总线（IO扩展总线），也有采用EISA或MC总线的不同的总线之间通过相应的桥芯片来连接.平台中两极桥是必须的，一是Host到PCI的（常称为主桥Host桥），即北桥;另一个是PCI总线

5、的桥（常称为扩展总线桥）,即南桥.FSBGFKEthernetSCSIIDECD凸软盘鼠标喇叭系统存傭蛊（SDRAM）USB总线(33MHz)AGP2S扩展糟C0M1COM2南桥珈忌线北桥(Intel440)Audio芯片OMudeiTi芯片处理器引导ROM打印杠4_HDDCache麦克耳机键盘最基本的基于PCI总线的平台PCI地址空间映射CPU的内存与独立编址对应寄存器内存对应因此访问空间用读写指令访问内存空间用内存读写指令读写一般用于低速传输一些状态、控制寄存器的读写等。读写用于高速传输，支持突发传输，可以与主机实现的传输（在做为的时候）。对于单个的数据读写，与没有什么区别只是命令不一样而

6、已。也有些内存与是一起编址的对于x86CPU的系统而言，存储器地址空间最多可达4GB,IO地址空间为64KB，总线上的各个设备共享这些空间.PCI设备支持3种类型的地址空间，分别是存储器、I0和配置空间.对于32位的PCI设备来说，存储器地址空间为4GB（232）,IO地址空间最多也可达4GB但x86CPU只支持64KB的IO地址空间，所以许多平台将PCI的IO地址空间限制在64KB.配置地址空间是另一个概念，顾名思义:起到配置的作用它可以将PCI设备的存储器地址空间和IO地址空间分别映射到系统存储器地址空间和系统IO地址空间.配置地址空间理论上最大为16MB.计算方法:256（每系统256条

7、总线）X32（每条总线32台设备）X8（每台设备8个功能）X256（每功能用256个字节表示）.在系统IO地址空间中,Host桥（北桥）内的IO寄存器固定占0CF8h-0CFFh地址;PCI-ISA桥和ISA设备内IO寄存器的地址固定分布在0-1KB内;其余为PCIIO空间.CPU通过0CF8h-0CFFh上的地址和数据端口访问PCI配置地址空间，从而获得PCI设备所申请的存储器地址空间或者IO地址空间，并为它们在系统中分配一片独立的存储器空间或IO空间,同时把起始地址写入PCI配置中的基址寄存器.PCI设备支持的3种类型地址空间如下图所示PCI功能配置寄存器文档内容大部分摘录于PCIExpress系统体系结构标准教材、PCIPCIX和PCIExpress的原理及体系架构PCIe有效数据载荷传输速率计算物理层上TLP和DLLP的结构（注:对于同一事务，上面两个包是向相反方向传输的也就是说,DLLP包反馈检验、流控制等类型信息确保TLP正确传输）TLP包在物理层被转换成串行比特流以2.5Gbit/s（1.0版本）的速率传输，由于不发送时钟采用8b/10b编码,产生了20%的额外开销.