电子技术新第7章时序逻辑电路的课件

1、第 7 章时序逻辑电路1第7章 时序逻辑电路 第1节 双稳态触发器 第2节寄存器 第3节计数器 第4节555定时器及其应用 第5节时序逻辑电路应用举例2第7章 重点各种触发器，包括符号、功能、触发方式数码寄存器、移位寄存器的电路组成和工作原理计数器的电路组成和工作原理（加法计数器、减法计数器、二进制、十进制、其它进制）555定时器的三种基本应用3触发器：它的输出状态不仅决定于当时的输入状态，而且还与电路原来的状态有关，具有记忆功能，是一种存储元件，它是组成时序电路的基本元件。 触发器按稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器，无稳态触发器又称多谐振荡器。按电路的结构形式可分为

2、基本触发器、同步触发器、主从触发器和边沿触发器等。按功能可分为RS触发器、JK触发器、D触发器、T触发器等等。触发器状态的改变受外部触发信号的控制。不同的结构形式有不同的触发方式，这些触发方式分为直接电平触发方式、电平触发方式、脉冲触发方式和边沿触发方式等。我们在学习触发器时，应注意掌握触发器的逻辑符号、逻辑功能和触发方式，这样才能知道触发器的状态何时发生变化，以及变成何种状态。 第1节 触发器4一、RS触发器&DG1&DG1反馈两个输入端两个输出端QQSDRD1、基本RS触发器5&DG1&DG2输入RD=0, SD=1时若原状态：11001010输出仍保持：6&DG1&DG2输入RD=0,

3、SD=1时若原状态：01111010输出变为：7输入RD=1, SD=0时若原状态：10101011输出变为：&DG1&DG28输入RD=1, SD=0时若原状态：00110101输出保持：&DG1&DG29输入RD=1, SD=1时若原状态：10111001输出保持原状态：&DG1&DG210输入RD=1, SD=1时若原状态：01110110输出保持原状态：&DG1&DG211输入RD=0, SD=0时0011输出全是1但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。&DG1&DG212基本触发器的功能表 基本RS触发器的输出状态随时随输入状态的变化而变化，是由输入端

4、直接以电平的方式触发改变触发器的状态，是直接低电平触发方式，逻辑符号中输入端靠近矩形框处的非号“”说明它是用低电平触发。 132、钟控 RS触发器&DG1&DG2&DG3&DG4CP时钟信号直接置0或置1RDSDRSCQ14&DG1&DG2&DG3&DG4CPCP=0时011触发器保持原态15CP=1时1&DG1&DG2&DG3&DG4CP16RS触发器的功能表17简化的功能表Qn+1 -下一状态（CP过后） Qn -原状态 同步RS触发器是电平触发方式，在CP的高电平期间，触发器的输出随输入的变化而变化；在CP的低电平期间，输入信号被封锁，触发器保持不变。由于控制门的倒相作用，同步RS触发器

5、是用高电平去复位和置位的。 18例：画出RS触发器的输出波形 。CPRSQSetReset使输出全为1CP撤去后状态不定19KJJK触发器的功能最完善，有两个控制端J、K。二、 JK触发器R2S2CF从R1S1CF主CP120JK触发器的功能=0=0被封锁保持原态J=K=0时：KJR2S2CF从R1S1CF主CP121JK触发器的功能=1=1相当于T触发器T=1J=K=1时：KJR2S2CF从R1S1CF主CP122JK触发器的功能=0=1 Qn=0时01Qn+1=11J=1，K=0时：分两种情况（Q=0,Q=1）KJR2S2CF从R1S1CF主CP123JK触发器的功能=0=1 Qn=1时1

6、000F主被封保持原态Qn+1 =1KJR2S2CF从R1S1CF主CP124JK触发器的功能=1=0Qn+1=0同样原理：J=0，K=1时：KJR2S2CF从R1S1CF主CP125功能表逻辑符号RDSDCQKJ26时序图CPKJQJQ 保持翻转27思考题1、什么是双稳态触发器？2、触发器有哪几种触发方式？3、什么是空翻现象？习题：P372 7.6.2， 7.6.3 , 7.6.528三、 D触发器D&c&d&a&bCP输入端29CP=0时，a、b门被堵，输出保持原态：011保持D&c&d&a&bCP30CP=1时，a、b门被打开，输出由D决定：若D=01011001D&c&d&a&bCP3

7、1CP=1时，a、b门被打开，输出由D决定：若D=11100110D&c&d&a&bCP32功能表逻辑符号RDSDDCQ例：画出D触发器的输出波形。CPDQ33RDSDDCQT触发器RDSDCQKJTT触发器34集成D触发器及其应用例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。35CLRD CPQCLRD CPQCLRD CPQCLRD CPQ1Q1D2Q2DGND4Q4D3Q3D时钟请零UCC公用清零公用时钟74LS175

8、管脚图36+5VD1D2D3D4 CLRCP& 1& 2& 2清零CP赛前先清零0输出为零发光管不亮37D1D2D3D4 CLRCP+5V& 1& 2& 2清零CP1反相端都为11开启38D1D2D3D4 CLRCP& 1& 2& 2清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封这时其它按钮被按下也没反应39第2节 寄存器 一、 数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲( CP )四位数码寄存器并行输入并行输出40二、 移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向

9、，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)41 根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出42QQDQQDQQDQQD&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数 据 预 置 3210存数脉冲清零脉冲四位串入 - 串出的左移寄存器初始状态： 设A3A2A1A0 1011 在存数脉冲作用下，也有 Q3Q2Q1Q0 1011 。D0

10、0D1 Q0D2 Q1D3 Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210 下面将重点讨论 兰颜色的 那部分电路的工作原理。43D0 0D1 Q0D2 Q1D3 Q2QQDQQDQQDQQD移位脉冲CP0串行输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态 Q3Q2Q1Q0 1011CP11010011001100010000000044QQDQQDQQDQQD移位脉冲CPL串行输出3210四

11、位串入 - 串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2QDQQ3DQDQD移位脉冲CPR串行输出Q1Q2Q0四位串入 - 串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1循环右移能否一次移位两位?45VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194011110 00 11 01 1直接清零保 持右移(从QA向右移动)左移(从QD向左移动)并入 CLRCPS1 S0功 能46思考题1、JK触发器能否转变成D触发器？2、什么是寄存器？有哪几种类型的寄存器?47计

12、数器的功能 记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。计数器的分类同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。第3节 计数器 48一、二进制加法计数器Q2Q1Q0 0 0 00 010 1011 0 11 10001CPQ0Q1Q2优点：电路简单、可靠缺点：速度慢CP计数脉冲三位二进制异步加法计数器Q2D2Q2Q2D2Q2Q2D2Q249 在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，

13、因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。思考题： 试画出三位二进制异步减法计数器的电路图，并分析其工作过程。优点：电路简单、可靠缺点：速度慢50三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CPJ2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 1驱动方程Q0Q1Q2CP51状态转换表 2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0

14、 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态 控 制 端 下状态,52 在同步计数器中，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。思考题： 试设计一个四位二进制同步加法计数器电路，并检验其正确性。53二、十进制加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲C

15、PQ3Q3K3J3Q0Q1CP10234567891Q2Q354三、 任意进制加法计数器J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1 Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CPCPQ2Q1Q0000010012010301141005000异步五进制加法计数器。自行画出波形图。驱动方程55另有三种状态111、110、101不在计数循环内，如果这些状态经若干个时钟脉冲能够进入计数循环，称为能够自行启动。检验其能否自动启动 ？CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1

16、1 1 原状态 控 制 端 下状态, 1Q2 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0结论： 经检验，可以自动启动。560 0 01 0 00 1 10 0 10 1 01 1 01 0 11 1 1状态转换图57集成计数器介绍1. 二 - 五 - 十进制计数器 74LS90 74LS90 内部含有两个独立的 计数电路：一个是模 2 计数器(CPA为其时钟，QA为其输出端)，另一个是模 5 计数器(CPB为其时钟，QDQCQB为其输出端)。 外部时钟CP是先送到CPA还 是先送到CPB，在QD

17、QCQBQA这四个输出端会形成不同的码制。5874LS 90原理电路图 QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD&59CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图60R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0

18、0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态74LS 90功能表归纳： 1. 74LS 90在“计数状态”或“清零状态”时，均要求R 9(1)和R 9(2)中至少有一个必须为“0”。 2. 只有在R 0(1)和R 0(2)同时为 “1”时，它才进入“清零状态”；否则 它必定处于“计数状态”。 61计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1

19、0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成 8421 码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进 制数62计数时钟先进入CPB时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式形成 5421 码。 0 0 0 0 QA QD Q

20、C QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进 制数632. 四位二进制同步计数器 74LS163 前面所讲述的74LS 90其清零方式通常称为“ 异步清零 ”，即只要 Q 0(1) = Q 0(2) = 1，不

21、管有无时钟信号，输出端立即为 0；而且它的计数方式是异步的，即CP不是同时送 到每个触发器。 而下面将要讲述的74LS163，不但 计数方式是同步的，而且它的清零方式 也是同步的：即使控制端CLR0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“ 同步清零 ”的含义。6416151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进 位输出 允许允许GND时钟清除输出数据输入置入74LS16374LS 163 管脚图65TPRCABCDQBQCQDQALOADCLR74LS16

22、374LS163功能表1 1 1 1 计 数0 1 1 1 X 保持 1 0 1 1 X 保持 ( RC=0 ) X X 0 1 并 行 输 入X X X 0 清 零P T LOAD CLR CP 功 能 66清除置入ABCD时钟允许 P允许 TQAQBQCQD串行进 位输出输出数据 输入67 例1. 用一片74LS163构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个 稳态准备清零： 使 CLR 0(2). 74LS163 的应用TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP1168思考题1、什么是同步计数器？什么是异步计数器?2、加法计数器与减法计数器之间有什么联系？习题：P373 7.6.14， 7.6.15 , 7.6.1669 555定时器是将模拟