精品课程IC原理第8章CMOS数字IC的版图设计

1、第8章 CMOS数字IC的版图设计1目录8.1 CMOS IC 版图设计技巧 8.2 硅栅CMOS 版图和工艺的关系8.3 CMOS电路版图举例2 8.1 CMOS IC 版图设计技巧 1、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使寄生PNP管pnp，抑制Latch-up效应，尤其是输出级更应注意。（3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。 3 2、单元配置恰当 （1）芯片面积降低10%，管芯成

2、品率/圆片 可提高1520%。 （2）多用并联形式，如或非门，少用串联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。4 3、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。 5 4、CMOS电路版图设计对布线和接触孔的特殊要求 （1）为

3、抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上（P阱）。 6（2）尽量不要使多晶硅位于p+区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（3或

4、4） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。7 5、双层金属布线时的优化方案 （1）全局电源线、地线和时钟线用第二层金属线。 （2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。 （3）尽可能使两层金属互相垂直，减小交叠部分得面积。81. 阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入P+、N+区（select)。做源漏及阱或衬底连接区的注入5. 接触孔多晶硅，注入区和金属线

5、1接触端子。6. 金属线1做金属连线，封闭图形处保留铝7. 通孔两层金属连线之间连接的端子8. 金属线2做金属连线，封闭图形处保留铝 8.2 硅栅CMOS 版图和工艺的关系9N wellP well CMOS反相器版图流程(1)1. 阱做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底10N diffusion CMOS反相器版图流程(2)2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层11P diffusion CMOS反相器版图流程(2)2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层12Poly ga

6、te CMOS反相器版图流程(3)3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅 13N+ implant CMOS反相器版图流程(4)4. 有源区注入P+，N+区（select)。14P+ implant CMOS反相器版图流程(4)4. 有源区注入P+、N+区（select)。15contact CMOS反相器版图流程(5)5. 接触孔多晶硅，注入区和金属线1接触端子。共用栅NMOS漏NMOS源PMOS漏PMOS源NMOS源接VSS孔PMOS源接VDD孔16Metal 1 CMOS反相器版图流程(6)6. 金属线1做金属连线，封闭图形处保留铝 inoutVssVDD17via CM

7、OS反相器版图流程(7)7. 通孔两层金属连线之间连接的端子18Metal 2 CMOS反相器版图流程(8)8. 金属线2做金属连线，封闭图形处保留铝inputoutput19VDDGND VDDGNDinverter：Schematic:Layout:inputoutputm1m2m2m1 20 1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区

8、的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。须解释的问题：215. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。6. 两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。7. 三层半布线 金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。

9、228.3 CMOS电路版图举例 1) 典型N阱CMOS工艺的剖面图2) Simplified CMOS Process Flow3) 铝栅、硅栅MOS器件的版图4) CMOS电路版图举例 23 1)典型N阱CMOS工艺的剖面图源硅栅漏薄氧化层金属场氧化层p-阱n-衬底（FOX）低氧24CMOS processp+p+p-25Process (Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧场氧p-subp+InVDDS G DD G S图例26Layout an

10、d Cross-Section View of InverterInTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well图例27Process field oxidefield oxidefield oxide282) Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide (thin

11、 oxide)Deposit and pattern poly-silicon layerImplant source and drain regions, substrate contactsCreate contact windows, deposit and pattern metal layers29N-well, Active Region, Gate OxideCross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET30Poly-silicon Layer Top

12、ViewCross-Section31N+ and P+ RegionsTop ViewOhmic contactsCross-Section32SiO2 Upon Device & Contact EtchingTop ViewCross-Section33Metal Layer by Metal EvaporationTop ViewCross-Section34A Complete CMOS InverterTop ViewCross-Section35DiffusionSiO2FETPolysilicon36Transistor - LayoutDiffusionPolysilicon

13、37layersN-DiffusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-Diffusion38Via and ContactsDiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 139Inverter ExampleMetal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGND403) 铝栅、硅栅MOS器件的版图硅栅MOS器件

14、铝栅MOS器件414) MOS电路版图举例(1) 铝栅CMOS电路版图设计规则(2) 铝栅MOS工艺掩膜版的说明(3) 铝栅工艺CMOS版图举例 (4) 硅栅MOS器件工艺的流程(5) 硅栅工艺MOS电路版图举例 (6) RS触发器42(1) 铝栅CMOS电路版图设计规则43p+Al1n+图1的说明a 沟道长度 3b GS/GD覆盖c p+，n+最小宽度3d p+，n+最小间距3e p阱与n+区间距2f 孔距扩散区最小间距 2g Al覆盖孔孔 2 3或 3 3h Al栅跨越p+环i Al最小宽度4j Al最小间距344Source/Drain: Photomask (dark field)Cl

15、ear GlassChromiumCross Section(2) 铝栅MOS工艺掩膜版的说明45Gate: Photomask (dark field)Clear GlassChromiumCross Section46Contacts: Photomask (dark field)Clear GlassChromiumCross Section47Metal Interconnects: Photomask (light field)ChromiumClear GlassCross Section48 (3) 铝栅工艺CMOS反相器版图举例 图2为铝栅CMOS反相器版图示意图。可见，为了防

16、止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来， p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。 49图2 铝栅CMOS反相器版图示意图 图2 版图分解：刻P阱2. 刻P+区/保护环3. 刻n+区/保护带4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔P+区保护环n+区/保护带503版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔 514版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触

17、孔6. 刻Al 7. 刻纯化孔52(4) 硅栅MOS器件工艺的流程刻有源区正胶53刻多晶硅与自对准掺杂Self-Align Doping54刻接触孔、反刻铝 field oxide (FOX)metal-poly insulator thin oxide55 (5) 硅栅NMOS反相器版图举例1、E/E NMOS反相器 刻有源区 刻多晶硅 刻接触孔 反刻Al 图5 E/E NMOS反相器版图示意图56E/D NMOS 反相器 刻有源区刻耗尽注入区刻多晶硅刻PMOS管S、 D刻NMOS管S、 D刻接触孔 反刻Al 图6 E/D NMOS 反相器版图 57 硅栅CMOS与非门版图举例 刻P阱刻p+环刻n+环刻有源区刻多晶硅刻PMOS管S、D刻NMOS管S、D刻接触孔反刻Al 图7 硅栅CMOS与非门版图 58859硅栅P阱CMOS反相器版图设计举例5. 刻NMOS管S、D6.