数电研讨-用CMOS传输门和CMOS非门设计边沿D触发器

1、数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器学院：电子信息工程学院指导教师：侯建军摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。关键词 CMOS传输门 CMOS非门 边沿D触发器 最大频率 辨证思想Abstract This paper mainly stu

2、died how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle; Then design a CMOS transmission door and CMOS gate design edge D flip-flop; This circuit principle of work, Write characteristic equation, draw the feat

3、ure list, incentive table and state diagram; To calculate the excitation signal D retention time and clock CPs maximum frequency; The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysis.Key words: CMOS transmission door；CMOS gate ed

4、ge；D flip-flop； maximum frequency dialectic thought目录 TOC o 1-3 h z u HYPERLINK l _Toc373853533 摘要 PAGEREF _Toc373853533 h 2 HYPERLINK l _Toc373853534 Abstract PAGEREF _Toc373853534 h 2 HYPERLINK l _Toc373853535 第一章 基本器件结构图以及功能 PAGEREF _Toc373853535 h 5 HYPERLINK l _Toc373853536 1.1 CMOS传输门 PAGEREF

5、_Toc373853536 h 5 HYPERLINK l _Toc373853537 1.2 CMOS反相器 PAGEREF _Toc373853537 h 5 HYPERLINK l _Toc373853538 电压传输特性和电流传输特性 PAGEREF _Toc373853538 h 5 HYPERLINK l _Toc373853539 1.2.2 CMOS反相器特点 PAGEREF _Toc373853539 h 6 HYPERLINK l _Toc373853540 第二章 设计方案一 PAGEREF _Toc373853540 h 7 HYPERLINK l _Toc373853

6、541 2.1设计思路 PAGEREF _Toc373853541 h 7 HYPERLINK l _Toc373853542 2.2性能评估 PAGEREF _Toc373853542 h 7 HYPERLINK l _Toc373853543 第三章 设计方案二 PAGEREF _Toc373853543 h 8 HYPERLINK l _Toc373853544 3.1 电路结构图 PAGEREF _Toc373853544 h 8 HYPERLINK l _Toc373853545 3.2工作原理 PAGEREF _Toc373853545 h 8 HYPERLINK l _Toc37

7、3853546 3.3 性能评估 PAGEREF _Toc373853546 h 9 HYPERLINK l _Toc373853547 第四章 设计方案三 PAGEREF _Toc373853547 h 9 HYPERLINK l _Toc373853548 4.1电路结构图 PAGEREF _Toc373853548 h 9 HYPERLINK l _Toc373853549 4.2工作原理 PAGEREF _Toc373853549 h 10 HYPERLINK l _Toc373853550 4.3性能评估 PAGEREF _Toc373853550 h 10 HYPERLINK l

8、_Toc373853551 4.4 方案对比 PAGEREF _Toc373853551 h 10 HYPERLINK l _Toc373853552 第五章 激励信号D的保持时间和时钟CP的最大频率 PAGEREF _Toc373853552 h 11 HYPERLINK l _Toc373853553 5.1分析与结论 PAGEREF _Toc373853553 h 11 HYPERLINK l _Toc373853554 第六章 写出特征方程，画出特征表，激励表与状态图 PAGEREF _Toc373853554 h 11 HYPERLINK l _Toc373853555 6.1特征方

9、程 PAGEREF _Toc373853555 h 11 HYPERLINK l _Toc373853556 6.2特征表（如表5-1） PAGEREF _Toc373853556 h 11 HYPERLINK l _Toc373853557 6.3激励表(如表5-2) PAGEREF _Toc373853557 h 11 HYPERLINK l _Toc373853558 6.4状态转换图（如图8） PAGEREF _Toc373853558 h 12 HYPERLINK l _Toc373853559 第七章 设计拓展 PAGEREF _Toc373853559 h 12 HYPERLIN

10、K l _Toc373853560 7.1思想启发 PAGEREF _Toc373853560 h 12 HYPERLINK l _Toc373853561 7.2功能简述 PAGEREF _Toc373853561 h 12 HYPERLINK l _Toc373853562 7.3电路结构 PAGEREF _Toc373853562 h 12 HYPERLINK l _Toc373853563 7.3.1 由CMOS传输门和CMOS反相器构成的异或门 PAGEREF _Toc373853563 h 12 HYPERLINK l _Toc373853564 7.3.2 抢答器结构图如图10

11、PAGEREF _Toc373853564 h 13 HYPERLINK l _Toc373853565 7.3.3 工作原理 PAGEREF _Toc373853565 h 14 HYPERLINK l _Toc373853566 7.4 电路的改进 PAGEREF _Toc373853566 h 15 HYPERLINK l _Toc373853567 7.4.1 改进的原因 PAGEREF _Toc373853567 h 15 HYPERLINK l _Toc373853568 第八章 将设计的D触发器转换成JK触发器和T触发器 PAGEREF _Toc373853568 h 15 HY

12、PERLINK l _Toc373853569 8.1 D触发器转换成JK触发器（如图14） PAGEREF _Toc373853569 h 15 HYPERLINK l _Toc373853570 8.2 D触发器转成T触发器（如图15） PAGEREF _Toc373853570 h 16 HYPERLINK l _Toc373853571 第九章 收获与感想 PAGEREF _Toc373853571 h 16 HYPERLINK l _Toc373853572 致谢 PAGEREF _Toc373853572 h 17 HYPERLINK l _Toc373853573 参考文献 PA

13、GEREF _Toc373853573 h 17第一章 基本器件结构图以及功能1.1 CMOS传输门 图1 原理： 所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门(如图1)由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的

14、。为使开关接通，可将C端接高电压+5V。此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。由上分析可知，当vI+3V时，仅有T1导通，而当vI+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。1.2 CMOS反相器电压传输特性和电流传输特性 CMOS反相器的电压传输特性曲线可分为五个工

15、作区。（如图2）图2工作区：由于输入管截止，故vO=VDD，处于稳定关态。工作区：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。工作区：负载管截止，输入管处于非饱和状态，所以vO0V，处于稳定的开态。CMOS反相器的电流传输特性曲线如图3，只在工作区时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。其余情况下，电流都极小。图31.2.2 CMOS反相器特点 静态功耗极低。在稳定时，CMOS反相器工作在工作区和工作区，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。 抗干扰能力较强。由于其阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡

16、峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。 电源利用率高。VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3+18V。 输入阻抗高，带负载能力强。第二章 设计方案一2.1设计思路最初拿到这个题，感觉有些难度，相比直接由CMOS传输门和COMS反相器设计出D触发器，我感觉由以上两种器件设计出与非门较简单。设计出的与非门如图4。2.2性能评估1. 构成较复杂：由于一个两输入的与非门就需要8个传输门以及10个非门，若需要三输入的与非门则需要更多的传输门以及与非门，所以电路构成复杂。图42电路利用率较低：当一条支路通路

17、时，其他之路处于闲置状态，所以电路的利用率低。第三章 设计方案二3.1 电路结构图图53.2工作原理 如图5。当cp低电平时，TG1导通、TG2截止，D信号经过传输门输入 ，=、Q=D，电路输出Q跟随D信号变化。 当cp上升沿时，TG1截止、TG2导通，D信号不能传输，D信号的改变对输出不会产生影响，输出端的两个非门首尾相连，保持上升沿时刻的状态不变。此方案由手动开启和关闭传输门来体现D触发器的特性。波形如图6。由图6可知，若CP上升前，即D触发器关闭前，输入D发生突变，输出会有影响。3.3 性能评估 1元件数量少：整个电路只需要5个元件，包括两个传输门以及三个非门。2传输时间短：信号经过电路

18、时，只需要通过三个非门和一个传输门即可输出。传输时间大概为40ns。3功耗小：组成电路的元器件都为CMOS元器件，功耗小。4人性化：可人为手动控制。若输入了错误信号，则可在时钟上升沿到来前进行改正。5抗干扰能力不强：在时钟上升沿到来之前，传输门一直处于开启状态。如果在时钟上升沿到来前，信号发生了突变，则导致输出了错误的信号，所以抗干扰能力有待提高。图6第四章 设计方案三4.1电路结构图图74.2工作原理如图7。当CP的上升沿到达时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q、在TG1截止前的状态被保存下来;同时由于TG3导通、TG

19、4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=D(CP上升沿到达时D的状态),而=。在CP高电平期间, Q=D, =的状态一直不会改变,直到CP下降沿到达时,TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。可见,这种触发器的动作特点是输出端的状态转换发生在CP的上升沿,而且触发器所保持的状态仅仅取决于CP上升沿到达时的输入状态。正因为触发器输出端状态的转换发生在CP的上升沿(即CP的上升沿),所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(下降沿为无效沿)。4.3性能评估1.传输时间较短：

20、信号经过电路时，需要通过三个非门和三个传输门即可输出。传输时间大概为60ns。2.功耗较小：组成电路的元器件都为CMOS元器件，功耗小。3.抗干扰能力强：传输门只于上升沿到来前后几十纳秒内处于开启状态，其他时间都处于关闭状态，此时信号无法输入。因此只要保证信号在上升沿到来前后20ns内保持不变即可将信号准确地传输。所以抗干扰能力强。4.电子元器件较多，成本略高：一个触发器需要9个原件，其中包括4个传输门以及5个非门。所以成本略高。4.4 方案对比方案二方案三元件数量少，成本较低电路较复杂，成本较高传输时间短传输时间较短功耗小功耗较小抗干扰能力不强抗干扰能力强可人为手动控制，输入错误后可以改正表

21、4-1通过两种方案（表4-1）的对比可以根据其性能以及自身需求对此两种方案进行合理选择。第五章 激励信号D的保持时间和时钟CP的最大频率5.1分析与结论假设，信号通过传输门及反相器的时间为t1。D信号的保持时间需大于3t1，才能保证D信号能够存储下来。如果CP下降沿后，D信号才被锁存，在此期间如果D信号有突变，将影响输出结果，所以电路需保证D信号存储后CP再变为低电平，也就是说CP高电平的时间需大于3t1，设CP周期为TCP，则推出的解释即为CP需满足0.5TCP大于3t1，即fCP小于1/6t1。第六章 写出特征方程，画出特征表，激励表与状态图6.1特征方程 QUOTE 6.2特征表（如表5

22、-1）CPDQn+1XXQn0011表5-1 特征表6.3激励表(如表5-2) QnQn+1D000011100111 表5-2 激励表6.4状态转换图（如图8） 图8第七章 设计拓展7.1思想启发本次研究性学习主要是使用CMOS传输门和CMOS反相器设计D触发器。但为了加深我对电子元器件的理解并充分锻炼我的设计能力，我想到用CMOS传输门和CMOS反相器设计一个抢答器。7.2功能简述此电路中有N个输入和N个输出，每个人对应各自的一个输出，每个输出端各连接一个灯。先按下的人会使其他人的抢答器失效，同时该人的信号输出，灯亮起，表示该人抢答成功。7.3电路结构 由CMOS传输门和CMOS反相器构成

23、的异或门工作原理：如图9，此与非门由三个反相器和一个传输门构成。 A=B=0：TG断开，则C=1，F=0；A=B=1：TG导通，C=B=1，反相器2的两只MOS管都截止，输出F=0；A=1，B=0：TG导通，F=1；A=0，B=1：TG断开，F=1。图9 抢答器结构图如图10图10 工作原理如图11，当A先闭合开关时，高电平通过传输门A1输出，LED1亮起。图11如图12，与此同时使异或门U6的两个输入都为1，异或门U6输出0，使得传输门A2关闭，B的信号无法传递到输出灯LED2。反之亦然。图127.4 电路的改进7.4.1 改进的原因由原电路可知，如果有N个输入则有N个输出，每个输出都回对应

24、一个灯，这样一来，如果输入很多，则需要更多的灯，导致成本变高，而且电路多变，不利于集成量产。而如果最后由数码管显示出数字，则可降低成本。改进后的电路图如图13。图13第八章 将设计的D触发器转换成JK触发器和T触发器8.1 D触发器转换成JK触发器（如图14）D触发器的状态方程是：Qn+1=D；jk触发器的状态方程是：Qn+1=Jn+Qn。让两式相等可得：D=Jn+Qn。用门电路实现上述函数即可转换成为JK触发器图148.2 D触发器转成T触发器（如图15）图15第九章 收获与感想 本次数电研究性学习，大大加深了我对触发器的理解，也充分地锻炼了我的设计能力，我感到这次研讨对我有意义深远的作用，因此我做出了如下总结。 1. 通过本次研究性学习，让我明白对于一个课题来说，什么叫研究，通过什么研究，怎样研究。不仅要表达出原理，画出电路图，进行仿真，而且还要讨论其性能。除此以外，还要和其他方案进行横向比较，在不同需求下选择不同方案。2.认识到理论知识与实际相结合的重要性。在课本上学习内容远远不够，当我亲手去设计一些东西的时候才感觉