MOS场效应管的特性.课件

1、集成电路设计基础Basic of Integrated Circuit Design电子信息工程系 武 斌Science and Technology of Electronic Information MOS管特性第1页，共52页。第五章 MOS 场效应管的特性Science and Technology of Electronic Information 5.1 MOS场效应管5.2 MOS管的阈值电压5.3 体效应 5.4 MOSFET的温度特性 5.5 MOSFET的噪声5.6 MOSFET尺寸按比例缩小5.7 MOS器件的二阶效应MOS管特性第2页，共52页。5.1.1 MOS管伏安

2、特性的推导两个PN结： 1）N型漏极与P型衬底； 2）N型源极与P型衬底。 同双极型晶体管中的PN 结 一样，在结周围产生了耗尽层。一个电容器结构 栅极与栅极下面区域形成一个电容器， 是MOS管的核心。MOS管特性第3页，共52页。MOSFET的三个基本几何参数栅长:L; 栅宽:W; 氧化层厚度: toxLmin： MOS工艺的特征尺寸(feature size)L影响MOSFET的速度， W决定电路驱动能力和功耗L和W由设计者选定,通常选取L= Lmin， 由此，设计者只需选取WMOS管特性第4页，共52页。MOSFET的伏安特性:电容结构当VGS0时 P型区内的空穴被不断地排斥到衬底方向，

3、少子电子在栅极下的P型区域内就形成电子分布，建立起反型层，即N型层，当VGS=VT时形成从漏极到源极的导电沟道。这时，栅极电压所感应的电荷Q为， Q=CVge 式中Vge是栅极有效控制电压。MOS管特性第5页，共52页。非饱和时（沟道未夹断），在漏源电压Vds作用下，这些电荷Q将在时间内通过沟道，因此有为载流子速度，Eds= Vds/L为漏到源方向电场强度，Vds为漏到源电压。 为载流子迁移率： n = 650 cm2/(V.s) 电子迁移率(NMOS) p = 240 cm2/(V.s) 空穴迁移率(PMOS)电荷在沟道中的渡越时间MOS管特性第6页，共52页。MOSFET的伏安特性方程非饱

4、和情况下，通过MOS管漏源间的电流Ids为：= .0 栅极-沟道间氧化层介电常数, = 4.5, 0 = 0.88541851.10-11 C.V-1.m-1Vge：栅级对衬底的有效控制电压MOS管特性第7页，共52页。当Vgs-VT=Vds时，满足:Ids达到最大值Idsmax，其值为 Vgs-VT=Vds，意味着：Vge=Vgs-VT-Vds=Vgs-Vds-VT =0沟道夹断，电流不会再增大，因而，这个 Idsmax 就是饱和电流。MOSFET饱和特性MOS管特性第8页，共52页。MOSFET特性曲线在非饱和区 呈线性电阻 饱和区 (Ids与Vds无关,与Vgs有关)MOS管特性第9页，

5、共52页。5.1.2 MOSFET电容的组成 MOS电容是一个相当复杂的电容，具有多层介质，在栅极电极下面有一层SiO2介质，SiO2下面是P型衬底，最后是衬底电极，同衬底之间是欧姆接触。MOS管的电容第10页，共52页。MOS电容1）当Vgs0时， MOS电容器可以看成两个电容器的串联。 栅极上的正电荷排斥了Si中的空穴，在栅极下面的Si表面上，形成了一个耗尽区。耗尽区中空穴被赶走后剩下的固定的负电荷，分布在厚度为Xp的整个耗尽区内；而栅极上的正电荷则集中在栅极表面，基底接负极。 N+N+N+N+N+G+以SiO2为介质的电容器Cox以耗尽层为介质的电容器CSiMOS管的电容第12页，共52

6、页。MOS电容束缚电荷层厚度耗尽层电容的计算方法同PN结的耗尽层电容的计算方法相同，利用泊松方程将上式积分得耗尽区上的电位差 ：从而得出束缚电荷层厚度式中NA是P型衬底中的掺杂浓度，为空间电荷密度， 为电势，MOS管的电容第13页，共52页。MOS电容 耗尽层电容是一个非线性电容，随电位差的增大而减小。在耗尽层中束缚电荷的总量为是耗尽层两侧电位差的函数，耗尽层电容为MOS管的电容第14页，共52页。MOS电容耗尽层电容特性3） 随着Vgs的增大，耗尽层厚度Xp增大，耗尽层上的电压降就增大，因而耗尽层电容CSi就减小。 耗尽层上的电压降的增大，意味着Si表面能级的下降。一旦Si表面能级下降到P型

7、衬底的费米能级，这时在Si表面，电子浓度与空穴浓度相等，成为本征半导体，半导体呈中性。 若Vgs再增大，排斥掉更多的空穴，吸引了更多的电子，这时，Si表面的电子浓度超过了空穴的浓度，形成N反型层，耗尽层厚度的增加就减慢了，CSi的减小也减慢了。MOS管的电容第15页，共52页。MOS电容耗尽层电容特性(续)4 当Vgs增加，达到VT值，Si表面电位的下降，能级下降已达到P型衬底的费米能级与本征半导体能级差的二倍。在形成的反型层中，电子浓度已达到原先的空穴浓度。显然，耗尽层厚度达最大Xpmax ，CSi也不再减小。这样就达到最小值Cmin。 5 当Vgs继续增大，反型层中电子的浓度增加，来自栅极

8、正电荷的电力线，部分落在这些电子上，落在耗尽层束缚电子上的电力线数目就有所减少。耗尽层电容将增大。两个电容串联后，C将增加。6 当Vgs足够大时，反型层中的电子浓度已大到能起到屏蔽作用，全部的电力线落在电子上。这时，反型层中的电子将成为一种镜面反射，感应全部负电荷，于是，C = Cox 。电容曲线出现了凹谷形，MOS管的电容第16页，共52页。MOS电容凹谷特性若测量电容的方法是逐点测量法一种慢进程，那么将测量到这种凹谷曲线。 MOS管的电容第17页，共52页。5.1.3 MOS电容的计算 MOS电容C 源极和衬底之间结电容Csb 漏极和衬底之间结电容Cdb 栅极与漏极、源极扩散区间都存在着交

9、迭，引出线之间杂散电容，都计入Cgs和Cgd。 MOS管的电容第18页，共52页。MOS电容CG、CD的讨论计算MOS电容CMOS=CG+CD(二极管接法）1）若VgsVT，若处于非饱和状态，则按1/3与2/3分配，即CMOS第20页，共52页。MOS电容的计算若处于饱和状态，则表明沟道电荷已与Vds无关，那么： CG = Cgs + C2/3, CD = Cdb + 0 实际上在饱和状态下，沟道长度受到Vds的调制，当Vds增加时，漏端夹断区耗尽层长度L增大，有效沟道长度L-L变小, Ids增加。然而，L的增大使得漏极耗尽层宽度有所增加，增大了结电容。故， CD = Cdb + 0 + Cd

10、bMOS管的电容第21页，共52页。Cross view of parasitic capacitor of TSMC_0.35um CMOS technology深亚微米CMOS IC工艺的寄生电容MOS管的电容第22页，共52页。Cap.N+Act.P+Act.PolyM1M2M3UnitsArea (sub.)5269378325108aF/um2Area (poly)541811aF/um2Area (M1)46 17aF/um2Area (M2)49aF/um2Area (N+act.)3599aF/um2Area (P+act.)3415aF/um2Fringe (sub.)249

11、261aF/um深亚微米CMOS IC工艺的寄生电容af=10 -18 F MOS管的电容第23页，共52页。5.2 MOSFET的阈值电压VTVT就是将栅极下面的Si表面从P型Si变为N型Si所必要的电压。 它由两个分量组成, 即: VT= Us+ VoxUs : Si表面电位; Vox: SiO2层上的压降。阈值电压VT第24页，共52页。Us 的计算电压Us 与衬底浓度Na有关。在半导体理论中，P型半导体的费米能级是靠近满带的，而N型半导体的费米能级则是靠近导带的。要想把P型变为N型，外加电压必须补偿这两个费米能级之差。25阈值电压VT掺杂浓度Na越大，VT就越大已知p型半导体第25页，

12、共52页。Vox的计算Vox根据从金属到氧化物到Si衬底Xm处的电场分布曲线导出: Q/C阈值电压VTCox越小，VT就越大即tOX越厚，VT越大已知Qox=Qsi，且=2KT ln(Na/ni)第26页，共52页。在工艺环境确定后，MOS管的阈值电压VT主要决定 1. 衬底的掺杂浓度Na。浓度大则VT小。 2. Cox，C大则电荷影响小，所以tOX很小100 nmVT的理想计算公式阈值电压VT第27页，共52页。5.3 MOSFET的体效应一般认为Vgs是加在栅极与衬底之间的。通常，衬底是接地的，但源极未必接地,实际上，在许多场合源极与衬底并不连接在一起。源极不接地时对VT值的影响称为体效应

13、(Body Effect)。 导致； VB，VTMOSFET体效应第28页，共52页。阈值电压随源极-衬底电压的变化某一CMOS工艺条件下，NMOS阈值电压随源极-衬底电压的变化曲线MOSFET体效应第29页，共52页。 MOSFET的温度特性主要来源于沟道中载流子的迁移率 和阈值电压VT随温度的变化。 T gm T ni VT ； VT(T)- (2 4) mV/C5.4 MOSFET的温度特性MOS管特性第30页，共52页。MOSFET的噪声来源主要由两部分： 热噪声(thermal noise) 闪烁噪声(flicker noise，1/f-noise) 5.5 MOSFET的噪声MOS

14、管特性 有源器件的噪声特性对于小信号放大器和振荡器等模拟电路的设计是至关重要的； 所有FET(MOSFET, MESFET等)的1/f 噪声都高出相应的BJT的1/f 噪声约10倍。这一特征在考虑振荡器电路方案时必须要给予重视。第31页，共52页。热噪声是由沟道内载流子的无规则热运动造成 的，通过沟道电阻生成热噪声电压 veg(T，t)，其等效电压值可近似表达为Df为所研究的频带宽度, T是绝对温度. 设MOS模拟电路工作在饱和区, gm可写为结论：增加MOS的栅宽和偏置电流，可减小器件的热噪声MOS管特性第32页，共52页。闪烁噪声(flicker noise，1/f -noise)形成机理

15、：沟道处SiO2与Si界面上电子的充放电闪烁噪声的等效电压值系数K2典型值为31024V2F/Hz。因为 1，所以闪烁噪声被称之为1/f 噪声。电路设计时，增加栅宽W，可降低闪烁噪声。 MOS管特性第33页，共52页。5.6 MOSFET尺寸按比例缩小(Scaling-down)MOSFET尺寸缩小对器件性能的影响饱和区结论1： L Ids tox Ids L +tox Ids减小L和tox引起MOSFET的电流控制能力提高结论2：W Ids P减小W 引起MOSFET的电流控制能力和输出功率减小结论3：( L + tox+W)Ids=C AMOS 同时减小L，tox和W， 可保持Ids不变，

16、但导致器件占用面积减小，集成度提高。总结论：缩小MOSFET尺寸是VLSI发展的总趋势！Scaling-down第34页，共52页。MOSFET尺寸缩小对器件性能的影响减小L引起的问题: LVds=C Ech，Vdsmax, 即在VdsVdsmax不变的情况下，减小L将导致击穿电压降低.解决方案：减小L的同时降低电源电压VDD。降低电源电压的关键：降低开启电压VT Scaling-down第35页，共52页。Scaling-downL(m)1020.50.350.18VT(V)7-9410.60.4VDD(V)201253.31.8缩小尺寸后：栅长、阈值电压、与电源电压对比降低VT 的方法 ：

17、1) 降低衬底中的杂质浓度，采用高电阻率的衬底;2) 减小SiO2介质的厚度 tox。第36页，共52页。2 MOSFET的动态特性影响Ids：Ids(Vgs)R： Rmetal, Rpoly-Si, RdiffC：Cgs, Cgd, Cds, Cgb, Csb, Cdb, Cmm, CmbCg = Cgs+Cgd+ Cgb ; 关键电容值其等效于一个含有受控源Ids的RC网络。MOSFET的动态特性(即速度)，取决于RC网络的充放电的快慢，进而取决于电流源Ids的驱动能力，即跨导的大小；RC时间常数的大小，充放电的电压范围，即电源电压的高低.Scaling-down第37页，共52页。MOS

18、FET 的速度可以用单级非门(反相器)的时延 D来表征。Scaling-down ：(L，W， tox)Ids R VDD 速度的影响R基本不变, 但是C减小， D 减小结论：器件尺寸连同VDD同步缩小，器件的速度提高。Scaling-down第38页，共52页。3 MOSFET的跨导gmL0MOSFET的跨导 gm的定义为：MOSFET I-V特性求得MOSFET的优值:Scaling-down第39页，共52页。5.7 MOS器件的二阶效应 随着MOS工艺向着亚微米、深亚微米的方向发展，必须考虑。二阶效应出于两种原因：1) 当器件尺寸缩小时，电源电压还得保持为5V，于是，平均电场强度增加了

19、，引起了许多二次效应。2) 当管子尺寸很小时，这些小管子的边缘相互靠在一起，产生了非理想电场，也严重地影响了它们的特性。MOS管二阶效应第40页，共52页。4 L和W的变化（MOS器件模型二阶效应）另外，在氧化区的下面称为场注入区（field implant）的P+区，其 Na值 较大，其连接P基底，目的是提高了寄生 MOS 管的开启电压，利用反向用来控制表面的漏电流。MOS管二阶效应场区是由一层很厚的SiO2形成的,多晶硅或铝线在场氧化区上面穿过，其Cox很小，开启电压VT VDD不会产生寄生MOS管。场注入结论: 一个很厚的氧化区和一个注入区，给工艺制造带来了新的问题。第41页，共52页。

20、L和W的变化由于制造误差真正器件中的L、W并不是原先版图上所定义的L、W，如图所示，氧化区具有鸟嘴形（bird beak）。 W = Wdrawn2W ；影响了VT。MOS管二阶效应集成电路制造过程中：先用有源区的mask，在场区外生成一个氮化硅的斑区。然后，再以这个斑区作为implant mask，注入P+区。最后，以这个斑区为掩膜生成氧化区。然而，在氧化过程中，氧气会从斑区的边沿处渗入，造成了Bird beak 注入区P+是先做好的，在高温氧化时，这个P+区中的杂质也扩散了，侵入到管子区域，改变了衬底的浓度Na，影响了开启电压。同时，扩散电容也增大了，N+区与P+区的击穿电压降低。第42页

21、，共52页。L的变化栅极长度L不等于原先版图上所绘制的Ldrawn，减小了是在蚀刻（etching）过程中，多晶硅（Ploy）被腐蚀掉了。扩散区延伸进去，两边合起来延伸了2Ldiff，故L = Ldrawn2Lpoly2Ldiff这2Ldiff是重叠区， 也增加了结电容。 Cgs = WLdiffCo Cgd = WLdiffCo式中Co是单位面积电容。MOS管二阶效应Ldrawn是图上绘制的栅极长度。Lfinal是加工完后的实际栅极长度。Lfinal = Ldrawn2Lpoly第43页，共52页。5 迁移率的退化（二阶效应） MOS迁移率并不是常数。从器件的外特性来看，至少有三个因素影响值

22、，它们是：温度T，垂直电场Ev，水平电场Eh。可以表示为： = 0(T)fv(Vg,Vs,Vd)fh(Vg,Vs,Vd)MOS管二阶效应式中0(T)是温度的函数， 0(T) = kT M ;fv是垂直电场的退化函数；fh是水平电场的退化函数第44页，共52页。迁移率的退化1） 特征迁移率0 0与制造工艺密切相关，0还与温度T有关，温度升高时，0就降低。如果从25增加到100，0将下降一半。MOS管二阶效应在半导体Si内一般认为， M值是处在1.52之间。0的典型值为，N沟道MOS管，0=600cm2/VS；P沟道MOS管，0=250cm2/VS。2） 迁移率的退化还与电场强度有关，通常将随Ev(垂直)，Eh(水平)而退化。第45页，共52页。迁移率的退化水平电场对的影响，比垂直电场大得多。因为水平电场将加速载流子运动。当载流子速度被加速到一个大的数值，水平速度会饱和。一般来讲，N型Si的0远大于P型Si的0,约2.5倍。然而当电场增强时，这个差距就缩小，当电场强到一定程度，N管与P管达到同一饱和速度，得到同一个值，它与掺杂几乎无关，这两种载