2021知到答案 数字电子技术（山东科技大学） 智慧树满分章节测试答案

1、第 页2021知到答案【 数字电子技术（山东科技大学） 智慧树满分章节测试答案 第一章 章节测试 1、选择题:一位十六进制数可以用（ ）位二进制数来表示。选项：A:4B:3C:2D:1答案: 【4】2、选择题:十进制数43可转换为（ ）8421BCD码。选项：A:10011B:01000011C:010011D:1000011答案: 【01000011】3、选择题:二进制数+1011的反码为（ ）。选项：A:00100B:10100C:01011D:11011答案: 【01011】4、选择题:有符号二进制数-89的补码为（ ）。选项：A:00100111B:11011001C:01011001

2、D:10100111答案: 【10100111】5、选择题:与模拟电路相比，数字电路主要的优点有（ ）。选项：A:简单设计B:抗干扰能力强C:保密性好D:通用性强答案: 【抗干扰能力强;保密性好;通用性强】6、选择题:与八进制数(47.3)8等值的数为（ ）。选项：A:(100111.11)2B:(27.3 )16C:(27.6)16D:(100111.011)2答案: 【(27.6)16;(100111.011)2】7、选择题:以下代码中为恒权码的为（ ）。选项：A:8421BCD码B:格雷码C:5421BCD码D:余三码答案: 【8421BCD码;5421BCD码】8、选择题:与十进制数（

3、53.5）10等值的数或代码为（ ）。选项：A:(0101 0011.0101)8421BCDB:(110101.1)2C:(65.4)8D:(35.8)16答案: 【(0101 0011.0101)8421BCD;(110101.1)2;(65.4)8;(35.8)16】9、选择题:在一个8位的存储章中，能够存储的最大无符号整数是（ ）。选项：A:（FF）16B:（256）10C:（127）10D:（255）10答案: 【（FF）16;（255）10】10、选择题:矩形脉冲信号的参数有（ ）。选项：A:扫描期B:脉宽C:占空比D:周期答案: 【脉宽;占空比;周期】11、选择题:常用的BCD码

4、有（ ）。选项：A:奇偶校验码B:余三码C:格雷码D:8421码答案: 【余三码;8421码】12、选择题:以下几种编码中，牢靠性编码是（ ）。选项：A:格雷码B:奇偶校验码C:8421码D:5421码答案: 【格雷码;奇偶校验码】第二章 章节测试 1、选择题:利用约束项化简逻辑函数时，约束项应看成( )。选项：A:1B:2C:能使圈组大的看成1，其它看成0D:无所谓答案: 【能使圈组大的看成1，其它看成0】2、选择题:下面的卡诺图化简，应画（ ）个包围圈。选项：A:3B:4C:2D:5答案: 【4】3、选择题:已知两输入逻辑变量AB和输出结果Y的真值表如下表，则AB的逻辑关系为（ ）。ABY

5、000011101110 选项：A:同或B:或非C:与非D:异或答案: 【异或】4、选择题:利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（ ）个变量。选项：A:4B:3C:1D:2答案: 【3】5、选择题:在函数L（A，B，C，D）=AB+CD的真值表中，L=1的状态有（ ）。选项：A:6B:7C:2D:4答案: 【7】6、选择题:在同一逻辑函数式中，下标号相同的最小项和最大项是（ ）关系。选项：A:相加等于1B:没有关系C:互补D:相等答案: 【互补】7、选择题:F=ABCD+ABD+BCD+ABC+BD+BC化简为最简与或式（ ）。选项：A:ACD+BCDB:BC:ACDD:A+B+C

6、+D答案: 【B】8、选择题:逻辑变量的取值和可以表示（ ）。选项：A:真与假B:电流的有、无C:电位的高、低D:开关的闭合、断开答案: 【真与假;电流的有、无;电位的高、低;开关的闭合、断开】9、选择题:逻辑函数的表示方法中具有唯一性的是（ ）。选项：A:逻辑图B:卡诺图C:真值表D:表达式答案: 【卡诺图;真值表】10、选择题:F=AB+BD+CDE+AD=选项：A:(A+D)(B+D)B:AB+DC:(A+D)(B+D)D:(A+B)D答案: 【(A+D)(B+D);AB+D】11、选择题:求一个逻辑函数F的对偶式，可将F中的( )。选项：A:常数中“0”换成“1”，“1”换成“0”B:

7、变量不变C:原变量换成反变量，反变量换成原变量D:“”换成“+”，“+”换成“”答案: 【常数中“0”换成“1”，“1”换成“0”;变量不变;“”换成“+”，“+”换成“”】12、选择题:在何种输入情况下（ ），“或非”运算的结果是逻辑0。选项：A:全部输入是1B:全部输入是0C:任一输入为0，其他输入为1D:任一输入为1答案: 【全部输入是1;任一输入为0，其他输入为1;任一输入为1】13、选择题:8421BCD码是二十进制码。选项：A:对B:错答案: 【对】14、选择题:与逻辑是至少一个条件具备事件就发生的逻辑。选项：A:错B:对答案: 【错】15、选择题:L等于A和B的异或，其表达式是L

8、=A+B选项：A:错B:对答案: 【错】16、选择题:“同或”逻辑功能是两个输入变量A、B相同时，输出为1；A、B不同时，输出为0。选项：A:对B:错答案: 【对】17、选择题:已知逻辑函数A+B=A+C，AB=AC，则B=C选项：A:对B:错答案: 【对】18、选择题:对逻辑函数Y=A + B+ C+B 利用代入规章，令A=BC代入，得Y= BC + B+ C+B = C+B 成立。选项：A:对B:错答案: 【错】第三章 章节测试 1、选择题:逻辑表达式Y=AB可以用（ ）直接实现。选项：A:非门B:或门C:与门答案: 【与门】$2、选择题:OC门在使用时须在( )之间接一电阻。选项：A:输

9、出与地B:输出与电源C:输出与输入答案: 【输出与电源】3、选择题:能实现总线连接方式的门为（ ）。选项：A:OC门B:TTL或非门C:TTL三态门D:TTL与非门答案: 【TTL三态门】4、选择题:CMOS逻辑电路是以( )为基础的集成电路。选项：A:三极管B:NMOS管和PMOS管C:NMOS管D:PMOS管答案: 【NMOS管和PMOS管】5、选择题:TTL电路是( )的集成电路。选项：A:以晶闸管为基础B:以场效应管为基础C:以二极管为基础D:以晶体三极管为基础答案: 【以晶体三极管为基础】6、选择题:对于TTL与非门，其闲置输入端的处理，可以（ ）。选项：A:与有用输入端并联B:接地

10、C:通过电阻3k接电源D:接电源答案: 【与有用输入端并联;通过电阻3k接电源;接电源】7、选择题:以下电路中可以实现“线与”功能的有（ ）。选项：A:与非门B:集电极开路门C:三态输出门D:漏极开路门答案: 【集电极开路门;漏极开路门】8、选择题:三极管作为开关使用时，要提高开关速度，可（ ）。选项：A:采用有源泄放回路B:采用抗饱和三极管C:降低饱和深度D:增加饱和深度答案: 【采用有源泄放回路;采用抗饱和三极管;降低饱和深度】9、选择题:CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）。选项：A:高速度B:电源范围宽C:高抗干扰能力D:微功耗答案: 【电源范围宽;高抗干扰能

11、力;微功耗】10、选择题:基本型的TTL门电路输出端不允许相互并联，否则将损坏器件。选项：A:错B:对答案: 【对】11、选择题:或非门的多余输入端不能接高电平。选项：A:错B:对答案: 【对】12、选择题:一般TTL门电路的输出端可以直接相连，实现线与。选项：A:错B:对答案: 【错】13、选择题:CMOS OD门 的输出端可连接在一起实现“线与”。选项：A:对B:错答案: 【对】14、选择题:对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。选项：A:对B:错答案: 【对】15、选择题:平凡的逻辑门电路的输出端不可以并联在一起，否则可能会损

12、坏器件。选项：A:对B:错答案: 【对】16、选择题:CMOS 电路比 TTL 电路功耗大。选项：A:对B:错答案: 【错】17、选择题:TTL与非门输入端接+5V时，逻辑上属于输入“1”。选项：A:对B:错答案: 【对】18、选择题:CMOS门电路可以把输出端并联使用以实现“线与”逻辑。选项：A:对B:错答案: 【错】19、选择题:CMOS或非门与TTL或非门的逻辑功能完全相同。选项：A:对B:错答案: 【对】 第四章 章节测试 1、选择题:一个译码器若有100个译码输出端，则译码输入端有（ ）个。选项：A:5B:7C:8D:6答案: 【7】2、选择题:当编码器74HC148的输入端I1、I

13、5、I6、I7为低电平，其余输入端为高电平常，则输出的编码信号为（）。选项：A:111B:001C:000D:110答案: 【000】3、选择题:在下列选项中，不是组合电路的有（ ）。选项：A:编码器B:计数器C:译码器D:数值比较器答案: 【计数器】4、选择题:一个八选一的数据选择器，（ ）数据输入端。选项：A:有1个B:有2个C:有3个D:有8个答案: 【有8个】5、选择题:消退组合逻辑电路“竞争-冒险”的方法有（ ）。选项：A:后级加缓冲电路B:修改逻辑设计C:在输出端接入滤波电容D:引入选通脉冲答案: 【修改逻辑设计;在输出端接入滤波电容;引入选通脉冲】6、选择题:共阴接法发光二极管数

14、码显示器需选用有效输出为高电平的七段显示译码器来驱动。选项：A:对B:错答案: 【对】7、选择题:优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。选项：A:对B:错答案: 【错】8、选择题:用4选1数据选择器不能实现3变量的逻辑函数。选项：A:错B:对答案: 【错】9、选择题:选出与下面所示逻辑电路图对应的逻辑关系式为（ ）。选项：A:Y=ABCB:Y=A+B+CC:D:Y=AC+BD答案: 【Y=AC+BD】10、选择题:双四选一数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数为F1、F2，其功能为（）。选项：A:F1=m(1,2,3,7)，F2=m（3,5,6

15、,7），全减器B:F1=m(1,2,4,7)，F2=m（1,3,6,7），全减器C:F1=m(1,2,4,7)，F2=m(4,5,6,7)，全加器D:F1=m(1,2,4,7)，F2=m(3,5,6,7)，全加器答案: 【F1=m(1,2,4,7)，F2=m(3,5,6,7)，全加器】11、选择题:已知有一个3输入端的门电路，若输入信号A、B、C的波形如图(a)所示，输出信号Y的波形如图(b)所示，则该门电路执行的是（）逻辑操作。选项：A:与B:或非C:与非D:或答案: 【与非】12、选择题:在图中，选出与下列逻辑式挨次对应的逻辑图是（）。 Y1=(A+B)C Y2=AB+BC Y3=(A+B

16、)(A+C) Y4= A+BC Y5=A(B+C)+BC选项：A:(a),(e),(d),(c),(b)B:(c),(b),(a),(e),(d)C:(b),(c),(a),(e),(d)D:(c),(b),(d),(a),(e)答案: 【(c),(b),(a),(e),(d)】13、选择题:指出下图用“与非门”组成电路的逻辑关系是（）。选项：A:“异或”关系B:“或非”关系C:“与非”关系D:“同或”关系答案: 【“异或”关系】14、选择题:A、B为逻辑门的2个端入端，Y为输出。A、B和Y的波形如下图所示，则该门实现的是（）。选项：A:“与”逻辑功能B:“或非”逻辑功能C:“或”逻辑功能D:

17、“与非”逻辑功能答案: 【“与”逻辑功能】15、选择题:选出与下图对应的逻辑式（ ）。选项：A:B:C:D:答案: 【】16、选择题:设计一个裁判表决电路。裁判组由三人组成，分别为：主裁判A，副裁判B和副裁判C。判定比赛的规章如下：只有当两个或两个以上裁判支持，并且其中有一个是主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决结果Y为1表示有效，Y为0表示无效。下列表达式中能实现改电路功能的是（ ）。选项：A:Y=AB+ACB:Y=A+BCC:Y=A+B+cD:Y=ABC答案: 【Y=AB+AC】17、选择题:组合逻辑电路中的竞争-冒险是由于（ ）引起的。选项：A:门

18、电路的传输延迟B:最大项C:最小项D:触发器的延时答案: 【门电路的传输延迟】18、选择题:能实现两个1位二进数和来自低位的进位相加的电路叫全加器。选项：A:对B:错答案: 【对】19、选择题:串行进位加法器的缺点是运算速度慢，优点是电路结构简洁。超前进位加法器的优点是运算速度快，缺点是电路结构简单。选项：A:对B:错答案: 【对】20、选择题:组合逻辑电路由逻辑门和触发器构成。选项：A:错B:对答案: 【错】 第五章 章节测试 1、选择题:触发器是一种（ ）。选项：A:单稳态电路B:三稳态电路C:双稳态电路D:无稳态电路答案: 【双稳态电路】2、选择题:当与非门构成的基本SR锁存器处于置0状

19、态时，其输入信号S、R取值应为（）。选项：A:0 1B:0 0C:1 1D:1 0答案: 【0 1】3、选择题:使触发器的状态变化分两步完成的触发方式是（ ）。选项：A:维持阻塞触发方式B:边沿触发方式C:电平触发方式D:脉冲触发方式答案: 【脉冲触发方式】4、选择题: 下列哪一种触发器简单产生“直通”选择题？（）选项：A:边沿D触发器B:同步SR触发器C:主从JK触发器D:主从SR触发器答案: 【同步SR触发器】 5、选择题:JK触发器处于翻转状态时，输入信号的条件是（ ）。选项：A:J=0，K=1B:J=1，K=1C:J=0，K=0D:J=1，K=0答案: 【J=1，K=1】6、选择题:对

20、于D触发器，若CP脉冲到来前所加的激励信号D，可以使触发器的状态（）。选项：A:置1B:不变C:置0D:翻转答案: 【置1】7、选择题:对于T触发器，当T=()时，触发器处于保持状态。选项：A:0B:其余选项都不正确C:0、1均可D:1答案: 【0】8、选择题:某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（ ）。选项：A:2568B:83C:8K8D:256256答案: 【2568】9、选择题:寻址容量为16K8的RAM需要（ ）根地址线。选项：A:14B:16C:4D:8答案: 【14】10、选择题:能够存储二值信息的器件有（ ）。选项：A:只读存储器B:寄存器C:触发器D:随

21、机存储器答案: 【只读存储器;寄存器;触发器;随机存储器】11、选择题:JK触发器（ ）。选项：A:具有“保持”功能B:具有“置1”功能C:具有“翻转”功能D:具有“置0”功能答案: 【具有“保持”功能;具有“置1”功能;具有“翻转”功能;具有“置0”功能】12、选择题:下列触发器中，没有约束条件的是（ ）。选项：A:SR触发器B:D触发器C:T触发器D:JK触发器答案: 【D触发器;T触发器;JK触发器】13、选择题:JK触发器初始状态Q=1，欲使JK触发器次态按Q*=1工作，可使JK触发器的输入端（ ）。选项：A:J=K=1B:J=K=0C:J=1，K=0D:J=0，K=1答案: 【J=K

22、=0;J=1，K=0】14、选择题:触发器的输出包含两个暂稳态。选项：A:对B:错答案: 【错】15、选择题:主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）选项：A:错B:对答案: 【对】 第六章 章节测试 1、选择题:一般情况下，时序逻辑电路在结构上包含（ ）。选项：A:存储电路B:组合逻辑电路C:触发器D:组合逻辑电路和存储电路答案: 【组合逻辑电路和存储电路】2、选择题:Mealy型时序逻辑电路的输出是（ ）。选项：A:与输入和电路当前状态均有关B:与输入和电路当前状态均无关C:只与电路当前状态有关D:只与输入有关答案: 【与输入和电路当前状态均有关】3、选择题

23、:一个4位串行数据输入的移位寄存器，时钟脉冲频率为1kHz，完成转换4位并行数据输出的时间为（ ）。选项：A:8sB:4sC:8msD:4ms答案: 【4ms】4、选择题:要构成七进制计数器，（ ）。选项：A:至少需要5个触发器B:至少需要7个触发器C:至少需要2个触发器D:至少需要3个触发器答案: 【至少需要3个触发器】5、选择题:N个触发器可以构成最大计数长度（进制数）为（ ）的计数器。选项：A:2NB:N-1C:N+1D:N答案: 【2N】6、选择题:一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（ ）。 选项：A:00111B:01010C:01

24、011D:01100答案: 【01011】 7、选择题:n位扭环形计数器中，无效状态的个数为（ ）。选项：A:2nB:2n-1C:2n-2nD:2n-n答案: 【2n-2n】8、选择题:把一个五进制计数器与一个四进制计数器串联可得到（ ）进制计数器。选项：A:20B:4C:5D:9答案: 【20】9、选择题: 4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为（）。选项：A:1011或1110B:0011或1011C:1000或1001D:0011或1111答案: 【1000或1001】 10、选择题:欲设计0，1，2，3，4，5，6，7这几个数的计数器，假如设计合理，采用同

25、步二进制计数器，最少应使用（ ）级触发器。选项：A:4B:5C:3D:2答案: 【3】11、选择题:五个D触发器构成环形计数器，其计数长度为（ ）。选项：A:32B:5C:25D:10答案: 【5】12、选择题:移位寄存器的逻辑功能包括（ ）。选项：A:寄存数码B:计数C:数据转换D:移位答案: 【寄存数码;计数;数据转换;移位】13、选择题:下面几项属于时序逻辑电路的是（ ）。选项：A:移位寄存器B:数码寄存器C:计数器D:序列脉冲发生器答案: 【移位寄存器;数码寄存器;计数器;序列脉冲发生器】14、选择题:由两片74LS161芯片构成29进制加法计数器，两片计数器芯片的连接方式有（ ）。

26、选项：A:并行进位B:串行进位C:反馈D:同步预置数答案: 【并行进位;串行进位】 15、选择题:同步二进制计数器的电路比异步二进制计数器简单，所以实际应用中较少使用同步二进制计数器。选项：A:对B:错答案: 【错】16、选择题:环形计数器假如不作自启动修改，则总有孤立状态存在。选项：A:错B:对答案: 【对】17、选择题:环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。选项：A:错B:对答案: 【错】 第七章 章节测试 1、选择题:只有暂稳态的电路是（ ）。选项：A:施密特触发器B:单稳态电路C:定时器D:多谐振荡器答案: 【多谐振荡器】2、选择题:单稳态触发器有（ ）。选项

27、：A:整形功能B:定时和延时功能C:定时、延时和整形功能D:计数功能答案: 【定时、延时和整形功能】3、选择题:一个由555定时器构成的单稳态触发器的正脉冲宽度为（ ）。选项：A:RCB:0.7RCC:1.4RCD:1.1RC答案: 【1.1RC】4、选择题:石英晶体多谐振荡器的最突的出优点是（ ）。选项：A:振荡频率稳定B:输出波形边沿陡峭C:电路简洁D:速度高答案: 【振荡频率稳定】5、选择题:用555定时器组成施密特触发器，当输入掌握端CO外接10V电压时，回差电压为（ ）。选项：A:3.33VB:6.66VC:5VD:10V答案: 【5V】6、选择题:以下各电路中，可以产生脉冲用于定时

28、的是（ ）。选项：A:石英晶体多谐振荡器B:施密特触发器C:多谐振荡器D:单稳态触发器答案: 【单稳态触发器】7、选择题:555定时器的2脚、6脚接在一起构成（ ）。选项：A:基本RC触发器B:单稳态触发器C:施密特触发器D:多谐振荡器答案: 【施密特触发器】8、选择题:555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是（ ）。选项：A:0B:原状态C:不确定D:1答案: 【1】9、选择题:单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。选项：A:错B:对答案: 【对】10、选择题:施密特触发器可用于将三角波变换成正弦波。选项：A:对B:错答案:

29、 【错】11、选择题:施密特触发器的正向阈值电压VT+肯定大于负向阈值电压VT-。选项：A:错B:对答案: 【对】12、选择题:单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。选项：A:错B:对答案: 【错】13、选择题:多谐振荡器的输出信号的周期与阻容元件的参数成正比。选项：A:对B:错答案: 【对】14、选择题:脉冲整形电路有（ ）。选项：A:多谐振荡器B:555定时器C:施密特触发器D:单稳态触发器答案: 【施密特触发器;单稳态触发器】 第八章 章节测试 1、选择题:D/A转换器产生转换误差的缘由有（ ）。选项：A:参考电压的波动B:运算放大器的零点漂移C:电阻网络中电阻阻值的偏差D:

30、模拟开关导通内阻和导通压降的差异答案: 【参考电压的波动;运算放大器的零点漂移;电阻网络中电阻阻值的偏差;模拟开关导通内阻和导通压降的差异】2、选择题:一个无符号10位数字输入的DAC，其输出电平的级数为（ ）。选项：A:4B:1024C:10D:2的10次方答案: 【1024;2的10次方】3、选择题:在相同的基准电压下，D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。选项：A:错B:对答案: 【对】4、选择题:权电阻网络D/A转换器的电路简洁且便于集成工艺制造，因此被广泛使用。选项：A:错B:对答案: 【错】5、选择题:D/A转换器的最大输出电压的肯定值可达到基准电压VREF。

31、选项：A:错B:对答案: 【错】6、选择题:D/A转换器的位数越多，转换精度越高。选项：A:错B:对答案: 【对】7、选择题:为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fim的关系是fs（）fim。选项：A:B:2C:D:2答案: 【2】8、选择题:在位数不同的D/A转换器中，分辨率最高的是（ ）。选项：A:12位B:4位C:10位D:8位答案: 【12位】9、选择题:A/D转换的一般步骤包括（ ）、（ ）、（ ）和（ ）。选项：A:采样，保持，量化，编码B:采样，量化，保持，编码C:采样，保持，量化，译码D:采样，数字化，保持，编码答案: 【采样，保持，量

32、化，编码 】10、选择题:8位D/A转换器当输入数字量只有最高位为高电平常输出电压为5V，若只有最低位为高电平，则输出电压为（）。若输入为10001000，则输出电压为（）。选项：A:80mV，2.66VB:20mV，5.32VC:40mV，5.32VD:40mV，2.66V答案: 【40mV，5.32V】11、选择题:将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。选项：A:采样B:保持C:编码D:量化答案: 【量化】12、选择题:10位倒T型电阻网络DAC的电阻网络中，电阻取值有（ ）种。选项：A:1B:10C:4D:2答案: 【2】13、选择题:8位逐次逼近型A

33、/D转换器，如所加时钟频率为200 kHZ，则完成1次转换需要的时间为（）。选项：A:50sB:70sC:60sD:80s答案: 【50s】14、选择题:下列A/D转换器速度最慢的是（ ）。选项：A:逐次逼近型A/D转换器B:双积分型A/D转换器C:并行比较型A/D转换器答案: 【双积分型A/D转换器】第九章 章节测试 1、选择题:可编程逻辑器件PLD的基本结构形式是？选项：A:或或式B:与或式C:或与式D:与与式答案: 【与或式】2、选择题:可以多次编程的器件是？选项：A:GALB:PROMC:PLAD:PAL答案: 【GAL】3、选择题:VHDL语言程序结构中必不可少的部分是?选项：A:程

34、序包B:实体和结构体C:配置D:库答案: 【实体和结构体】4、选择题:下面哪种VHDL库使用时不需声明？选项：A:IEEE库B:ASIC库C:STD库D:WORK库答案: 【WORK库】5、选择题:VHDL语言端口模式中不允许内部引用该端口信号的是？选项：A:INB:INOUTC:BUFFERD:OUT答案: 【OUT】6、选择题:能反馈输出信号至内部的端口模式是?选项：A:INB:INOUTC:BUFFERD:OUT答案: 【BUFFER】7、选择题:Q0为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是?选项：A:Q0: IN BITB:Q0: OUT BITC:Q0: BUFFE

35、R BITD:Q0: INOUT BIT答案: 【Q0: BUFFER BIT】8、选择题:STD_LOGIC_1164程序包的正确声明方法是?选项：A:USEB:USE STD_LOGIC_1164C:USE IEEE.STD_LOGIC_1164.ALLD:USE IEEE.STD_LOGIC_1164答案: 【USE IEEE.STD_LOGIC_1164.ALL】9、选择题:TYPE week IS（sun，mon，tue，wed，thr，fri，sat）； week的数据类型是?选项：A:枚举B:BITC:STD_LOGICD:字符答案: 【枚举】10、选择题:VHDL语言优先级最高

36、的运算符是?选项：A:ORB:NOTC:XORD:AND答案: 【NOT】11、选择题:变量不能使用的程序结构部分是？选项：A:进程B:过程C:函数D:结构体答案: 【结构体】12、选择题:能在进程之间传递信息的数据对象是？选项：A:文件B:信号C:常量D:变量答案: 【信号】13、选择题:signal a:bit; signal b:bit_vector(1 downto 0);下面正确的表达式是？选项：A:b=aB:a=bC:a=b(0)D:a:=b(0)答案: 【a=b(0)】14、选择题:a的初值为0；执行语句a=a+1;a=a+1; a=a+1;后，a的值为？选项：A:1B:2C:3

37、D:0答案: 【1】15、选择题:布尔表达式Y=AB+C的正确表达式是？选项：A:Y=A AND B OR CB:Y=A AND B +CC:Y= A AND (B OR C)D:Y=AC+C答案: 【Y=A AND B OR C】16、选择题:有优先级关系的语句是？选项：A:元件例化语句B:选择赋值语句C:简洁赋值语句D:条件赋值语句答案: 【条件赋值语句】17、选择题:在下面程序结构_中执行的语句是并行语句？选项：A:结构体B:过程C:进程D:函数答案: 【结构体】18、选择题:以下 语句不是挨次局。选项：A:ifB:componentC:loopD:case答案: 【component】

38、19、选择题:常量的正确表达格式是？选项：A:CONSTANT Vcc:REAL:=5.0B:CONSTANT Vcc:=5.0C:CONSTANT Vcc REAL=5.0D:CONSTANT Vcc:REAL=5.0答案: 【CONSTANT Vcc:REAL:=5.0】20、选择题:signal a,b:bit; signal y:bit_vector(1 downto 0);下面正确的表达式是？选项：A:y= b aB:y=aC:y=bD:y= b and a答案: 【y= b a】21、选择题:简洁的可编程逻辑器件有？选项：A:PROMB:其余选项都是C:PALD:PLAE:GAL答案: 【PR