2022年模电数电笔试题汇总

1、模拟电路面试题集锦1、 基尔霍夫定理的内容是什么？基尔霍夫定律涉及电流定律和电压定律电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流时代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压时代数和恒等于零。2、描述反应电路的概念，列举她们的应用。反应，就是在电子系统中，把输出回路中日勺电量输入到输入回路中去。反应的类型有：电压串联负反应、 电流串联负反应、电压并联负反应、电流并联负反应。负反应日勺长处：减少放大器的增益敏捷度，变化输 入电阻利输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反应的特点：电路时输出电压趋

2、向于维持恒定。电流负反应的特点：电路欧I输出电流趋向于维持恒定。3、有源滤波器和无源滤波器的区别无源滤波器：这种电路重要有无源元件R、L和C构成有源滤波器：集成运放和R、C构成，具有不用电感、体积小、重量轻等长处。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，因此目前的有源滤波电路的J工作频率难以做得很高。数字电路1、同步电路和异步电路的I区别是什么？同步电路：存储电路中所有触发器的时钟输入端都接同一种时钟脉冲源，因而所有触发器的状态的变化都与所加时时钟脉冲信号同步。异步电路：电路没有统一的I时钟，有些触发器的时钟输入

3、端与时钟脉冲源相连，这有这些触发器的状态变 化与时钟脉冲同步，而其她的触发器的状态变化不与时钟脉冲同步。2、什么是线与逻辑，要实现它，在硬件特性上有什么具体规定？将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用0C门来实现，同步在输出端口加一种上拉电阻，由于不用0C门也许使灌电流过大，而烧 坏逻辑门。3、解释setup和hold time violation,画图说明，并说明解决措施。（威盛VIA. 11.06上海笔试试题） Setup/hold time是测试芯片对输入信号和时钟信号之间的时间规定。建立时间是指触发器的时钟信号上 升沿到来此前，数据稳定不变的I时间。输入信号

4、应提前时钟上升沿（如上升沿有效）T时间到达芯片，这 个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一种时钟上升沿，数据才干被打入触发器。保持时间是指触发器日勺时钟信号上升沿到来后来，数据稳定不变的时间。如果hold time不够，数据同样 不能被打入触发器。建立时间（Setup Time）和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变日勺 时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续 日勺时间均超过建立和保持时间，那么超过量就分别被称为建立时间

5、裕量和保持时间裕量。4、什么是竞争与冒险现象？如何判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中通过了不同时延时，导致到达该门口勺时间不一致叫竞争。产生毛 刺叫冒险。如果布尔式中有相反日勺信号那么也许产生竞争和冒险现象。解决措施：一是添加布尔式的消去项，二是在芯片外部加电容。5、名词：SRAM、SSRAM、SDRAMSRAM ：静态 RAM DRAM ：动态RAMSSRAM： Synchronous Static Random Access Memory同步静态随机访问存储器。它的I一种类型的J SRAM。SSRAM的所有访问都在时钟时上升/下降沿启动。地址、数据输入和其他控

6、制信号均于时钟信号有关。这一点 与异步SRAM不同，异步SRAM的I访问独立于时钟，数据输入和输出都由地址U勺变化控制。SDRAM： Synchronous DRAM同步动态随机存储器6、FPGA和ASIC的概念，她们的区别。（未知）（在当今的电子设备中集成电路的应用已经越来越广泛，几乎涉及到每一种电子设备中c集成电路按其实现技术可以分为2 大类：可编程逻辑器件（涉及CPLD和FPGA等）和专用集成电路（ASIC）。下面我们分别从这2类集成电路的特点和如何 使用这2类集成电路来实现我们的设计需求来进行比拟，觉得我们后来的系统设计提供借鉴。一方面我们以FPGA为代表比拟可编程逻辑器件和ASIC,

7、它们最大的区别就是FPGA在不懂得使用者的具体需求之前就已经按一定的配备制造好了所有的电路，使用者再根据自己的设计需要选用其中的电路来使用，而ASIC是根据使用者的I 设计需求来制造其中的电路。由于以上因素使得这2类集成电路具有如下特点：ASIC由厂家定制，有比拟低的单片生产成 本，但却有很高的设计本钱以及缓慢的上市时间；FPGA那么具有高度的灵活性，低廉的设计本钱以及适中的器件本钱和迅 速的面世时间。下面我们分别简朴简介使用ASIC和FPGA实现某一设计时的环节：要设计并生产一颗ASIC其流程大体如下：一方面是系统设计，这其中涉及设计好系统的对外接口，系统内部大的模块划 分，内部模块之间日勺

8、接口拟定，系统时钟日勺拟定等等。然后进行进一步日勺具体设计，这一步涉及各个大模块内部日勺再次模块 划分，内部小模块之间的接口拟定等。再下一步是进行RTL级编码，虽然用硬件描述语言进行实际的电路日勺设计，类似于 软件业日勺代码编写。RTL级编码完毕后进行RTL级仿真，如果功能对的那么下一步运用综合工具生成网表和SDF文献然后 进行前仿真，如果前仿真没有问题即可进行布局布线，布局布线完毕后再次提取网表和SDF文献，运用布局布线后H勺网表 和SDF文献进行后仿真，如果后仿真也没有问题即可进行样片日勺生产。样片生产完毕后，将样片焊在调试电路板上与系统 其他硬件和软件一起调实验证如果没有问题一片ASIC

9、即告成功。FPGA H勺设计过程和ASIC的设计过程在系统设计、具体设计和RTL级编码RTL级仿真阶段基本同样，但是通过综合生 成网表后只需进行一次仿真即可，并且如果这次仿真通过即可使用烧录软件将设计输入FPGA母片中在调试电路板上进行 系统级验证。根据上面的简介我们可以看出同一种设计使用FPGA实现比用ASIC实现可以节省一次后仿真和样片的生产2个环节，根 据不同的设计和工艺厂家这2个环节一般需要6周或更长时间，如果需要量产那么如果使用ASIC那么第一批量产芯片还需要 5周或更长时间。，但如果样片出错就至少还需要6周或更长时间，因此从产品日勺时间本钱上来看FPGA具有比拟大的优势， 它大量用

10、于生产至少可以比ASIC快3个月日勺时间。这一点对于新产品迅速占领市场是至关重要日勺。并且，如果产品需要升 级或做某些比拟小的调节，用FPGA实现是很以便的，只要将改动后日勺代码重新烧录进FPGA即可（一般设备可以保存下 载口，这样甚至可以作到设备在现场日勺远程在线下载），但如果是ASIC产品那么需要重新进行综合、前后仿真、样片生产测 试和量产，这样的时间本钱远不小于FPGA产品，对于产品上未成熟时期或市场急需的产品这样的时间本钱，和相应导致 日勺人员本钱和经济本钱往往是不能接受的，并且产品在未大量现场应用时一般都会存在缺陷，如果采用ASIC设计的设备一 旦浮现由于ASIC的问题引起的故障那么

11、“顾客很气愤、后果很严重”，由于此时设备修改起来相称麻烦，您需要从新布板、从新 设计、从新验证、甚至要从新化几种月的时间等待芯片厂家为您提供与既有ASIC管脚和功能以至合同完全不同样H勺芯片！这 还不是最严重日勺，更要命日勺是也许您将好不容易攻下的市场永远的失去了她还向您索赔！呜呼哀哉！并且由于ASIC日勺样片制造有一次性不返还的NRE费用，根据使用的不同工艺和设计规模大小，从几万到数十万甚至上百万美金不等，导 致ASIC前期价格非常高，而一旦此颗芯片从技术到市场任何一种环节浮现问题，那么我们不仅不能享有到SAIC价格优势 带来的好处，我们还也许为其NRE费用买单，导致使用ASIC实现的本钱远

12、高于使用FPGA实现日勺经济本钱。固然ASIC 还是特别绝对优势的一面，例如当事实证明其ASIC相称成熟，那么其最后单片本钱普遍较FPGA产品低某些，并且它的某些 应用也是FPGA也许永远无法实现日勺，例如用来实现大规模的CPU、DSP和支持多层合同日勺互换芯片等。尚有就是为追求 小面积而规定非常高的集成度，如手机芯片等。同步我们通过以上描述容易懂得ASIC的某些固有劣势正好是FPGA产品的J优势所在，例如FPGA从开发到量产的时间短、 可以在不变化设备硬件日勺状况下在线升级、可觉得大公司实现个性化设计、价格适中档，但它也有其固有的缺陷，如您不也许 盼望到系统级日勺FPGA产品售20RMB/片

13、，也不能相信有厂家为您用FPGA定制您想要的CPU此类的玩笑。从上面的比拟可以看出来FPGA和ASIC各有各日勺优势在实际应用中应根据设计和产品的定位来选用。但通过和大量应用 工程师的交流，笔者理解到她们对FPGA产品有某些结识误区，笔者也在这里讨论一下。一方面有些工程师觉得FPGA产品在稳定性上不如ASIC,其实，在实际运营中同样工艺生产FT、J FPGA和ASIC H勺物理特 性和稳定性是没有什么区别的。用FPGA开发的产品对稳定性和运营环境的规定一点也不低，例如许多探测仪器、卫星、 甚至前不久美国开发H勺深海海啸探测器中都大量H勺使用了 FPGA产品。这些系统对稳定性和运营环境的规定不可

14、谓不高， 说明FPGA产品的稳定性是可靠性是可以信赖H勺。另一方面觉得ASIC运营改I速度要不FPGA更高，其实这个概念没错，但 这只对频率非常高的设计而言，如CPU,在一般应用状况下而者没有区别，笔者就亲眼见过本来上海沪科公司的单板式底 本钱2。5GSDH设备板子，上面核心器件儿乎所有是FPGA设计，指标非常完美以至UT斯达康要花大价钱收购它，但后 来由于对老大哥华为H勺威胁太大而被灭了。此外由于工艺技术的开展，目前FPGA和ASIC有互相融合取长补短H勺趋势，混和芯片是新H勺开展趋势。FPGA中内嵌丰 富H勺通用电路，如CPU、RAM、PCI接口电路等等这样在提高了 FPGA集成度的同步进

15、一步加快了设计进度，同步减少了 系统厂家日勺外围本钱。总之FPGA和ASIC产品的使用要根据产品H勺定位和设计需要来选用，ASIC产品合用于设计规模特别大，如CPU、DSP 或多层互换芯片等，或者是应用于技术非常成熟且利润率非常低日勺产品，如家用电器和其他消费类电器，亦或是大量应用日勺 通用器件如RAM、PHY等。而FPGA产品合用于设计规模适中，产品规定迅速占领市场，或产品需要灵活变动啊特性设计 等方面的产品，如PDH、2.5G如下SDH设备和大局部的接口转换芯片等。固然具体使用那种产品来设计还要设计者充足考 虑自己1向产品定位来决定。）答案：FPGA是可编程ASIC。ASIC:专用集成电路

16、，它是面向专门用途的电路，专门为一种顾客设计和制造的。根据一种顾客日勺特定规 定，能以低研制本钱，短交货周期供货H勺全定制，半定制集成电路。与 门阵列等其他ASIC（Application Specific IC）相比，它们又具有设计开发周期短、设计制导致本低、开发工具先进、原那么产品无需测试、质 量稳定以及可实时在线检查等长处。7、什么叫做OTP片、掩膜片，两者的区别何在？OTP means one time program, 一次性编程MTP means multi time program,屡次性编程OTP（One Time Program）是MCU的I一种存储器类型MCU按其存储器类型

17、可分为MASK（掩模）ROM、OTP （一次性可编程）ROM、FLASHROM等类型。MASKROM日勺MCU价格廉价，但程序在出厂时已经固化，适合程序固定不变日勺应用场合；FALSI1ROM的I MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感日勺应用场合或做开发用 途；OTP ROM的MCU价格介于前两者之间，同步又拥有一次性可编程能力，适合既规定一定灵活性，又规定低 本钱的应用场合，特别是功能不断翻新、需要迅速量产的I电子产品。8、单片机上电后没有运转，一方面要检查什么？一方面应当确认电源电压与否正常。用电压表测量接地引脚跟电源引脚之间H勺电压，看与否是电源电压，例如常用H勺5VO 接下来就是检查复位引脚电压与否正常。分别测量按下复位按钮和放开复位按钮H勺电压值，看与否对H勺。然后再检查晶振与否起振了，一般用示波器来看晶振引脚H勺波形，注意应当使用示波器探头的“X10”档。另一种措施是测 量复位状态下的10 口电平，按住复位键不放，然后测量10 口（没接外部上拉的P0 口除外）H勺电压，看与否是高电平，如 果不是高电平，那么多半是由于晶振没有