关于EDA的简答题

1、EDA简答题一、简答题1、功能仿真和时序仿真有何不同？为什么？答：因为功能仿真只是考虑元件的理想功能，而时序仿真考虑到实际元器件的信号延时、输入/输出时间的延时、触发器的建立/保持时间、寄存器的性能等等。2、模13BCD 码两种设计方案？在本实验的模13BCD码计数器的设计中，由于设计方案采用的是异步清零法，清零信号不受时钟信号控制，电路容易有误操作，可把电路接为同步置零（如图（8），提高电路可靠性。1、什么是同步清零和异步清零？答：同步清零的清零信号的清零作用与时钟信号同步，即清零信号与时钟信号的上升沿或下降沿同时作用于电路时，电路才实现清零，具体是时钟信号的上升沿或下降沿作用则要看具体的芯

2、片而定。异步清零则是清零到达时立刻实现清零功能。2、BCD计数器和一般二进制计数器有何差别？答：BCD计数器用一个4位二进制数代表一个十进制数字09，一般二进制计数器的4位能表示十进制数的015。3、键盘为什么要防抖动？如何防抖动？（选做）(1) 答：键盘的按键在按下的时候可能会发生抖动，使得一次按下的操作可能被计数器误认为是几次按下的操作，使操作者的输入出错。 当按下按键时，这个过程是：接触断接触断开，前面10到20毫秒就是抖动状态，是不稳定状态。软件解决方法是扫描到第一次按键闭合后，延时10毫秒左右再去检测，编一个键盘扫描子程序就行。(2) 主要目的是为了提高按键输入可靠性，由于机械触点的

3、弹性振动， 按键在按下时不会马上稳定地接通而在弹起时也不能一下子 完全地断开， 因而在按键闭合和断开的瞬间均会出现一连串的抖动， 这称为按键的抖动干扰。 按键的抖动会造成按一次键产生的开关状态被 CPU 误读几次。 为了使 CPU 能正确地读取按键 状态，必须在按键闭合或断开时，消除产生的前沿或后沿抖动。 去抖动的方法有硬件方法和软件方法两种。 硬件方法是设计一个滤波延时电路或单稳态电路 等硬件电路来避开按键的抖动时间。 软件方法是指编制一段时间在5 - 10ms 的延时程序， 在 第一次检测到有键按下时， 执行这段延时子程序使键的前沿抖动消失后再检测该键状态， 如 果该键仍保持闭合状态电平，

4、则确认为该键已稳定按下，否则无键按下，从而消除了抖动的 影响。1、所设计的频率计有测量误差吗？误差是多少？如何减少误差？答：有测量误差。正负一个周期；减少误差的方法：提高测量时间；进行多次测量再取平均值；把待测信号先多次移相测量再取平均值。2、为什么需要锁存器？锁存器锁存信号应在什么时候锁存？为什么？锁存器的作用是锁存计数器的计数结果，锁存信号Load上升沿有效，当控制模块的load信号有效时，锁存器立即锁存计数器记录的频率值，送到译码器译码，然后送到数码管显示。锁存器输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。3、分频电路如何设计？

5、2、原理图输入设计方便还是VerilogHDL输入设计方便？为什么？答：VerilogHDL输入设计方便，因为控制模块的功能比较特殊，使用原理图的方法非常复杂，而VerilogHDL只需描述出信号的输入输出关系即可。3、原理图输入设计还是verilogHDL输入设计方便？为什么？答：verilogHDL更方便，只需要输入语句进行描述。1、实验所用状态机是moor状态机还是mealy状态机？为什么是moor状态机，moor型FSM的输出是仅由状态寄存器驱动的，由于状态寄存器是同步的，所以由其驱动的输出逻辑也是同步的。Moor型FSM的输出逻辑相对于mealy型FSM的输出逻辑简单了许多，仅仅是对状态寄存器进行译码的组合逻辑。1、状态机处于S3状态时，若再输入一个“1”，为什么状态仍停留在S3状态，而不是其它状态？答：由序列检测器状态变化图可看出，在处于s3状态前已经输入了3个1（即111状态），所以再输入1时，只有停留在s3状态才可以检测到1110010状态时输出12、什么叫一