可编程逻辑器件简介-维基百科

1、可编程逻辑器件百科，的百科全书可编程逻辑器件（英语：Programmable Logic Device,PLD）是一种电子零件、属于数字型态的电路芯。电子组件，简而言之也是一种集成电路、。PLD片，而非模拟或混讯（同时具有数字电路与模拟电路）PLD 与一般数字不同的是：PLD的数字电路可以在出厂后才规划决定，有些类型的 PLD 也允许在规划决定后再次进行变更、改变，而一般数字在、出厂前就已经决定其电路，无法在出厂后再次改变，事实上一般的模拟混讯也都一样，都是在出厂后就无法再对其电路进行调修。本文以下将讲述 PLD 的发展历程，然而要想了解 PLD 的过往发展历程就不得不谈及一些半导体业者，但讲

2、述这些业者在 PLD 方面的事迹并非是本文的用意，也没有推介或批评这些业者的意思。目录隐藏 将 ROM 当成 PLD 来使用 早期的可编程逻辑 GAL CPLD FPGA 其他型态的 PLD PLD 是如何维持住它的电路组态、配置？ PLD 的编程语言 附注外部编辑 将 ROM 当成 PLD 来使用NEC 公司的 PROM：D23128C，位于 ZX Spectrum 的电路板上。在 PLD 还未被发明前，已有人将只读器（ROM）以 PLD 的概念来运用，用 ROM来充当一些输入性的组合逻辑（combinatorial logic）函数。有 m 个输入（地址线，或称：地址总线、寻址线）以及 n

3、 个首先一颗 ROM输出（数据线，也称：数据总线，在此也可称：数据输出线），当 ROM 被当成存2m储器使用时，它就有个 n bits 的空间。运用一下想像，输入部分不再是个 m-bit 的地址线路，而被看成是有 m现在2m个相互无关连的独立逻辑信号线。且就理论而言一颗 ROM内可以放置个函数可以有 m 个逻辑信（ 号。）函数（也称：函数），且每个不过，这种用ROM“乔装”成的 PLD，碍于 ROM 自身原有的结构设计，使真正有效的函数数取决于输出接脚（也称：脚位、引脚）数，因此有 n 个输出就只能有 n 个可用的有效函数。更简单的说，这时候的 ROM 等同于 n 组相互无关的独立逻辑电路，每

4、组电路的产生、形成，则取决于由 m 个输入所组成的逻辑函数。使用 ROM 来当 PLD 的好处是：有几个以 m 输入方式表示的逻辑函数，就会有几个对应的n 输出，且绝大多数一般性用途的组合逻辑器件都可适用此种作法。同样的，PROM（Programmable ROM）、EPROM（ultraviolet-Erasable PROM）、EEPROM（Electrically Erasable PROM）等也都可以用此种方式进行逻辑规划、程序化，而且不需要特殊的软硬件，只要用标准的 PROM 刻录器即可实现程序化。然而，无论怎么说，这种作法也有些缺点：与真正专精的逻辑电路相比，在反应速度表现上慢了太

5、多。在异步（也称：异步）的逻辑状态转变下，无法提供安全性的状态“防护， cover”。过于耗电（同样是与真正专精的逻辑电路相比）。整个 ROM 中仅有小部分的空间能被有效使用，其余都形同浪费。再者，此法也不易于用于序向逻辑电路（sequential logic）中，因为 ROM 里头并不具备正反器（flip-flop，简称：FF，处则称：触发器）。进一步的也举实例，对电路设计的业余者来说（这类的嗜好者经常就在四周），有时也仍然用“2716”之类的普遍型 EPROM来充当 PLD，这种用法有时也称为“穷人的PAL”。（PAL 也是 PLD 的一种，以下将再进一步说明）编辑 早期的可编程逻辑MMI

6、 公司于 1978 年推出的 PAL，称为 PAL16R6，具有 20-pin 接脚、引脚，采行DIP 封装。主条目：可编程化数组逻辑第一个在商业化市场运用的 PLD，是由 Monolithic器公司（Monolithic Memories, Inc.，简称：MMI）所推出的可编程化数组逻辑（Programmable ArrayLogic，简称：PAL）（此点有争议，详见页），虽然 IBM 公司在 1970 年代中也。1有研制类似的设备（器件），但仅在该公司MMI 公司在 20-pin（20 支接脚、引脚、脚位）的 PAL 方面相当成功，之后超微（AMD）公司也推出了 22V10，22V10

7、也是颗 PAL，具有原先 PAL 所有的特性特点，但接脚数增至 24-pin。更之后 AMD 公司收并了 MMI 公司（约 1987 年，待查证），并将其纳入自身的 PLD 部门，数年后 AMD 以百分之百转投资的方式将 PLD 部门分立成独立的信（Vantis）公司，到了 1999 年则由莱迪思半导体（Lattice Semiconductor）公司收购 AMD 公司手中的 Vantis 公司公司。，自此收并 Vantis编辑 GAL以 PAL（可编程数组逻辑）为基础的接续创新是 GAL（Generic Array Logic，通用数组逻辑），此是由莱迪思半导体（en:Lattiemicon

8、ductor）公司所发明， GAL 的特性与 PAL 相同，不过 PAL 的电路组态、配置只能进行一次的程序刻录，不能再有第二次，而 GAL 则是可以反复对电路组态、配置进行刻录、清除、再刻录、再清除。2GAL 这种可重复刻录的特性在研发过程时的试制阶段（prototystage）中特别好用，一旦在逻辑电路的设计上发现有任何错误（bug），若是用 GAL 就能够以重新刻录的方式来修正错误。此外 GAL 也可以用 PAL 的刻录器来进行刻录及再刻录，虽然现在已经有可联机刻录（In-Circuit Programmable，有时也称： In-System Programmable）的 ispGAL

9、22V10。另一个与 GAL 相类似的是PEEL（Programmable Electrically Erasable Logic），是由ernational CMOS Technology（简称：ICT）公司所提出。编辑 CPLDAltera 公司的 MAX 7000 系列 CPLD：EPM7128SLC84-7，该 CPLD 内有 2,500 逻辑门可供组态配置。主条目：CPLDPAL、GAL 仅适合用在约数百个逻辑门所的小型电路，若要实现更大的电路则适合用 CPLD（Complex PLD，复杂型 PLD），一颗 CPLD 内等于包含了数颗的PAL，各 PAL（逻辑区块）间的互接连接也可

10、以进行程序性的规划、刻录，CPLD运用这种多合一（甚至数十万个逻辑门才能）的集成作法，使其一颗就能实现数千个逻辑门，的电路。至于 CPLD 的程序刻录方式，虽然有些 CPLD 可以用 PAL 的刻录器来进行刻录，但这种刻录方式对经常有数百只接脚的 CPLD 来说并不方便。另一种刻录方式是 CPLD 已焊于印刷电路板上，之后通过额外的临时外接，或原有线路的内接，使 CPLD 与个人电脑间能取得连接，由个人电脑以串行或并行方式将新的刻录数据发送到 CPLD 上，而 CPLD也具有电路能对接收到的数据进行还原，之后再进行重新的刻录，以此方式让 CPLD 内的程序（也可称：电路）获得更新。要注意的是，

11、每家业者的 CPLD多具有焊接后再行传输、再次刻录的技术，但各家的技术实现方式与名称多不尽相同，例如莱迪思半导体（en:Lattice Semiconductor）公司就将此种刻录技术称为“in-system programming”。不过，各家独创、专属的作法也正逐渐向发展，如 IEEE 1532。、去除中，并朝共通标准、一致的方编辑 FPGA主条目：Field-Programmable Gate ArrayAltera 公司的 Flex 系列 FPGA：EF10K20RC240-4，该辑晶格）可供组态配置。内有 20,000 个 Cell（逻当 PAL 忙于进展成 GAL、CPLD 时，另

12、一种“可编程化”的流派也逐渐成形，此称之为场式可编程闸数组（Field Programmable Gate Array，简称：FPGA）或现场可编程闸数组，FPGA 是以闸数组（en:Gate Array）技术为基础所发展成的一种 PLD。FPGA 早期的例子是 Signetics 公司在 1970 年代晚期所推出的 82S100（数组）及 82S105（定序器、编序器），其中 82S100 为“与，AND”型的闸数组，而 82S105也相同，但再追加正反器（Flip Flop，cn 处也称：触发器）的功能。FPGA 运用一种逻辑门式的网格（Grid），这种网格与普通的“闸数组”相类似，网格可

13、以在 FPGA出厂后才进行组态配置的程序性规划。至于为何要称“场式可编程化”就有些难懂了，“场式，Field”对生产厂以外的世界来说是个工程方面的专业术语，然而厂外也是当以这种艰涩难懂的工程用词来做为买主的所在处。（言下之意是：不应产品的推行名称）3FPGA 通常也可以在焊接后再进行程序刻录、变更的工作，此在某种程度与大型的 CPLD 相似。而绝大多数的 FPGA，其的程序组态配置是属于易 失性的，即是无持续电力供应后组态配置的内容就会，所以在设备（也指：器件、芯片）重新获得电力后，就必须将组态配置内容重新加载（re-load） 到 FPGA 中，或者期望改变 FPGA 内的配置组态时，也必须

14、进行重新加载的动作。而关于组态配置的内容，就一般来说会存放在非易失性的器中，如 PROM 或EEPROM，若是用 EEPROM，则或许也能用联机刻录（In-System Programmable， ISP）的方式来再次改变组态配置的内容（一般来说是通过 JTAG 接口来进行 ISP）。FPGA 与 CPLD 都很适合用在特殊、特定的工作上，这是以此类的技术本质来做为合适性的考量，然而有时在以经济性为主的权衡评估下也适合使用 FPGA、 CPLD，或者有时也会以工程师的个人偏好与经验来决定。编辑 其他型态的 PLD除上述外，目前也有许多有趣的可再组态配置的系统（其实多指：）。例如：有些微处理器内

15、除了一些固定性功效的电路外，其他部分的电路则可以依据微处理器所运行的代码而改变其功效。要想设计这种半变动式的系统，工程师得学习新的方法，甚至可能要用新的工具才能够开发。另外，现在销售的 PLD 中，有的也会在内提供一个具固定性功效的微处理器，然后微处理器的四周位置则设有许多可供组态配置的可编程逻辑（也因为处理器位在其中，所以也被称为：），此种作法的好处是可以让设计者（指：电子应用工程师）更专注在为他的设计增加新的功能特点，而少去担心“如何让微处理器”之类的基础性设计。编辑 PLD 是如何维持住它的电路组态、配置？在一个 PLD 内有逻辑部分也有部分部分是用来组态配置的程序内容，而的方式多是存放

16、在可供 PLD 使用的集成电路（也称：集成电路）中，这包括：Silicon antifuses（硅反熔丝）SRAM（静态随机存取器）EPROM or EEPROM cells（EPROM 或 EEPROM 的Flash memory（闪存，也称：闪存）晶格）硅反熔丝主要是用于 PAL 内，方式上是在 PAL可编程化的矩阵中，若期望矩阵中的某处、某一位置能够形成连接连接，则对该位置的 行、列两端施压一个刻录烧写电压（此电压通常高于一般时的电压），如此该位置就会形成连接的短路、闭路（short）状态，相反的未施加电压的地方则 保持开路（open）状态，由这开路、闭路来形成逻辑的 0、1。不过一旦某

17、位置被施加烧写电压而形成短路后，就无法在恢复成开路状态，但其他仍保持开 路的位置，仍可施压电压使其短路，不过整体来说硅反熔丝仅适合的组态配置刻录，一旦烧写的内容有错误，该颗 PAL 即宣布报废。此外，之所以称为“反 熔丝”，理由是它的特性原理恰巧与一般日常所用的熔丝、保险丝（fuse）相反，保险丝平时为短路，而被施加较高电压时便会烧断，成为性的断路、开路，反熔丝却是平常为断开，施加电压后反成为连接的短路、闭路。SRAM 属于易失性的器，这表示它在每次失去供电后就无法保存数据，若有PLD 使用 SRAM 做为其组态配置的（多数为 FPGA）， 则每一次重新供电后就必须再次将组态配置数据加载（lo

18、ad，用意等同于将程序刻录烧写到 PLD 内）到 PLD 的 SRAM 中，不过此一送电后重新加载的程 序，通常是交由另一部份的电路以自动化方式来运行，此一“开机后自动将程序加载到 PLD 内”的电路，过去是在 PLD 外部另行设计，但现在也有集成（也称： 集成）到 PLD法。的作EPROM 的晶格是一种 MOS（metal-oxide-semiconductor，金属氧化半导体）型的晶体管， 若对该晶体管的闸极进行充电，则该充电后的状态就会成为一个留存，之后无论有无供电都可以持续维持着该状态，直到数年后充电状会消退，而 通过对各晶格的充电有无就能够0、1 的组态配置。紫外线对 EPROM至于

19、数据当如何抹除（也称：拭除、擦除），这必须用进行照射，以此强迫各闸极将原有的充电加以，且时间必须长达数十分钟才能全部抹除，否则会有抹除不完整的情形，此一抹除程序多是用所谓的“紫外线 EPROM 抹除盒”，英文称 EPROM eraser， 即是一个小盒子内设有紫外线灯管，之后将 EPROM 放入盒内，再将盒子的电源打开并点亮紫外线灯管，让紫外线照射EPROM，以此来进行清除，也因为紫外 线对有害，所以才要在密闭不透光的小盒子内进行照射，此外为了方便工程师使用，抹除盒通常还设有定时设备，时间到后会自动提醒工程师已经达当初设置的 照射时间。EPROM 为了能再抹除、再烧写，必须使用陶瓷材质的封装，

20、且上方必须设有石英材质的透光窗，以便让紫外线射入。图为世界上第一颗 EPROM：1702，由英 特尔（el）公司于 1971 年提出。闪存（闪存）具有非易失性，即是断电后仍可保存内容，且需要时它也随时能再清除抹除（erase）、再刻录烧写（program、reprogram），这些特性对 PLD的来说特别好用。时至 2005 年，多数的 CPLD 都已使用电气方式烧写与电气方式抹除，并以非易失性方式来。因为经过事实验证，在太小的逻辑运用中用 SRAM 来逻辑组态配置，则每次重新送电启动就必须再次进行加载烧写，如此实在过于麻烦，所以才会改成以非挥发方式来进行。此外，若是用 EPROM 方式进行，且为了能够再次抹除与再次烧写，则 PLD 在其封装上就必须使用陶瓷材质的封装，并在 EPROM晶（Die）位置的上端设立石英材质的透光窗，好让紫外线能够照射入内，如此才能抹除 EPROM方式远贵于一般的塑胶材质封装。晶上所的组态配置数据，而这种封装编辑 PLD 的编程语言有关之前所谈到的“PAL”，若要以手工的方式来产生 JEDEC 档实是过于复杂，所以多半改用电脑程序（也称：计算机程序）来产生，这种程序（程序）称为“逻辑编译器，logic compi