青软课件数字电路版图设计

1、数字电路版图设计张侠数字版图设计 因为之前详细介绍过inv的画法，所以我们现在就从nand2开始学习，在学习nand2之前，我们先学习一下mos的串并联（以nmos为例）。串联：MOS的S端和另外一个MOS的D端相连。MOS的串联和电阻的串联规律相同，等效电阻增大，电流不变：I=I1=I2串联MOS length增大数字版图设计并联MOS width增大Mos的并联：并联：MOS的D端相连，S端相连。如果两个MOS中有一个MOS导通，从D到S就有电流流过，若两个MOS都导通，则I=I1+I2。每个MOS相当于一个电阻，它的并联和电阻并联的规律一样，等效电阻减小，电流增大。数字版图设计 学习了做

2、反相器的具体步骤，二输入与非门除了注意看Mos的width、length，还需要注意它的m数。即是multiplier，是mos的个数。 我们可以按之前做的那个反相器的高度做这个与非门， 注意结合相应的design-rule。数字版图设计近期工作内容：1、进行系统练习基本单元库的版图画法。2、每个版图进行验证后，把lvs的错误原因记录下来。3、基本单元库练习完后要进行总结（画图时的注意事项和要领）。4、根据2，整理出版图初学者易犯的错误；结合老师给的一些要领整理出数字版图的注意事项。接案规划时数字版图设计注意事项 接到一个Project，首先要选定grid。拿到线路，开始规划时，要注意，先大后

3、小，先线多后线少，也就是： （一）、首先规划Power&Ground走向和位置以及出PIN的 方向和位置。 （二）、线路里面调用的cell或者block中，先把面积大的 摆上，然后再把小的放上，小的可以插空放，尽量使block是个方形（3：4&4：3矩形类最好，客户有具体要求的除外），有时我们为了使chip是个方形，里面有些block可以做成不规则形，具体问题具体分析。 （三）、出pin较多的的block优先考虑。接案规划时数字版图设计注意事项 对一些彼此间连线较多且连线较有规律的block，可以把内部相连的MOS拆出做在一起，为了省size,同时性能也好。 确保最上层为方形 做数字的版图，f

4、loor-plan时，先把基本cell做出来，然后根据线路，把东西先大体摆放一下，比如，一个chip调用3个block，一定要确定整个chip是个方形的，而不是3个block都是方形的，但上层chip是个多边形。在上层chip是个方形的情况下，再尽量让内部block方形，注意主次。 接案规划时数字版图设计注意事项 做大的block时，如果金属层次较少，应先预留出power的位置。防止block做完，power无法连接。 布局前考虑好出PIN的方向和位置。 摆放各个小CELL时注意不要挤得太紧，要适当留出跑线的位置。 根据design-rule及版图需要确定金属线的走向，比如金属线1、3走横向，

5、金属线2、4走纵向等。案子进行中数字版图设计注意事项 刚开始做standcell时，要按min-rule。(目的：使芯片SIZE小，单位面积的晶圆上生产的芯片数目多，最根本的原因：省钱） 做standcell时，先选择一个比较复杂的cell做，定下高度。一般按flip-flop（触发器）做。 Cell之间或者cell内部能共用的souce&drain，要尽量共用。 案子进行中数字版图设计注意事项 完成每个cell后要归原点。 可以适当的用POLY跑线，因为数字线路对信号要求没有模拟线路严格，所以size为第一要素。但是尽量不要超出20UM（具体看其工艺制程）。 做block时，如果需要对某个s

6、tandcell做变形，必须另存名字，直接修改会把原来的cell冲掉。可能会导致其他调用它的地方出错。 案子进行中数字版图设计注意事项 面积允许的情况下, Contact（via）能打越多越好,尤其是input/output部分,因为电流较大。gate不能两端都打孔连接金属(属于gate跳线) 。 P/N mos之间要尽量按最小rule（这样CMOS反应会快）。P/N若有拆根的mos，以偶数根为主，信号端放置中间，电源端放两侧，这样信号端的面积小速度会快。案子结束时数字版图设计注意事项 尽量压size，把空余地方打上substrate。 查看有无metal绕远路现象， metal线是否有环绕成

7、圈现象。 metal间的间距尽量balance,不要有大有小。 补完substrate并run过lvs&drc后，把diffusion、poly、metal等逐层打开check（如不要用diffusion走线、poly不要跑线过长、metal不要绕线等）。 确保最后一步是run lvs&drc，做任何修改后都必须重新run。案例描述数字版图设计案例 此为一个纯数字的组合电路，由serbuf、dectonecnt、devcol三个block组成，每个block大约有20个左右的门电路组成。 注意：在摆放时要考虑到dectonecnt和devcol之间的10根bus line。案例要求数字版图设计案例 学员根据自己的能力及速度评估出需要的工时（具体到每页线路图）。 根据工时计算出tape-out时间。 保证整个block为长方形（大约比例为4：3&3：4）。 pin脚出到相应位置。 学员必须控制好案子的进度，如果没有按工时完成必须加班补上。 结案数字版图设计案例 学员在所预订