FPGA在数字交换机中的应用

1、- -FPGA在数字交换机中的应用摘要当今社会数字集成电路得到广泛的应用。得益于数字集成电路的飞速发展，数字程控交换机在性能得到的极大提升的同时，成本却大幅下降，容量为几十门到几百门电话的中小型程控交换机得以普及。今年来酒店业和服务行业的迅速发展，又给数字程控交换机提供了一个广阔的市场空间。在整个数字程控交换系统中，按照通信流程完成语音数据的交换是实现各种扩展功能的前提和基础。目前很多数字程控交换机中采用的是专用交换芯片，这样做的好处是让研发的过程变得比较简单。缺点是交换机容量和功能也被限定，扩展性很差。由于企业的规模有大有小，数字程控交换机的研发企业更希望有一种灵活性好，便于扩展的系统平台，

2、以满足各种规模的市场需求。本课题选择FPGA(FiledProgrammableGateArray)代替专用交换芯片完成语音数据的交换工作。本文着重介绍了控制板上FPGA的内部模块划分和模块的设计，主要包括数据收集模块、接口状态检测模块、FPGA和DSP(DigitalSignalProcessor)的接口、语音数据交换模块等等。详细介绍了FPGA如何与嵌入式应用程序以及DSP一起，按照通信流程完成语音数据的交换并实现各种扩展功能。关键词程控交换机；集成电路；FPGA；语音交换FPGAinDigitalProgram-controlledSwitchesAbstractTodayssociet

3、yDigitalIntegratedCircuitshasbeenwidelyused.ThankstotherapiddevelopmentofDigitalIntegratedCircuits,DigitalProgram-controlledSwitches,greatlyenhancetheperformance,thecostofsubstantialdeclineinthecapacityofsmallandmedium-sizedprogram-controlledswitchboardsdozensofdoorstohundredsoftelephonetopopularize

4、.Thisyearthehotelindustryandtherapiddevelopmentofserviceindustries,andgavetheDigitalProgram-controlledSwitchestoprovideabroadmarketspace.Digitaltelephoneswitchingsystem,inaccordancewiththecommunicationprocesstocompletetheexchangeofvoiceanddataistheprerequisiteandbasisforvariousextensions.AlotofDigit

5、alProgram-controlledSwitches,ApplicationSpecificIntegratedCircuits,thebenefitsofdoingsoistomakeresearchanddevelopmentprocessisrelativelysimple.Thedisadvantageisthattheswitchcapacityandfunctionalityislimited,scalabilityispoor.Enterprisesvarygreatlyinsize,R&DcompaniesoftheDigitalProgram-controlledSwit

6、chesalsohopethatthereisaflexibility,scalableplatformtomeetthemarketneedsofallsizes.ThetopicschosenfortheFPGA(FiledProgrammableGateArray)insteadofApplicationSpecificIntegratedCircuitstocompletetheexchangeofvoiceanddata.ThisarticlefocusesonthecontrolboardFPGAinternalmoduledivisionandmoduledesign,inclu

7、dingdatacollectionmodule,interfacestatusdetectionmodule,FPGAandDSP(DigitalSignalProcessor)interface,voiceanddataexchangemodule.Describedindetailandembeddedapplications,andDSP,FPGAhowtocompletetheexchangeofvoicedata,inaccordancewiththecommunicationprocessandtoachieveavarietyofextensions.哈尔滨理工大学学士学位论文

8、- -KeywordsProgram-controlledSwitches;IntegratedCircuits;FPGA;Voiceswitching目录TOC o 1-5 h z HYPERLINK l bookmark2 摘要I HYPERLINK l bookmark6 AbstractII HYPERLINK l bookmark10 第1章绪论6 HYPERLINK l bookmark12 1.1课题背景6 HYPERLINK l bookmark14 1.2设计任务和内容7 HYPERLINK l bookmark16 第2章数字交换机原理82.1数字交换机8 HYPERLIN

9、K l bookmark18 2.1.1硬件组成82.1.2软件组成92.1.3主要分类10 HYPERLINK l bookmark20 2.1.4方案比较10 HYPERLINK l bookmark24 PCW技术13 HYPERLINK l bookmark26 FPGA技术14嵌入式技术15 HYPERLINK l bookmark28 嵌入式系统的定义15 HYPERLINK l bookmark30 嵌入式系统的特点15 HYPERLINK l bookmark32 嵌入式系统的分类16 HYPERLINK l bookmark42 SOC技术16 HYPERLINK l boo

10、kmark44 ST-BUS数据帧格式定义18 HYPERLINK l bookmark52 信令通信流程19 HYPERLINK l bookmark54 2.8本章小结20 HYPERLINK l bookmark56 第3章系统硬件设计22 HYPERLINK l bookmark58 3.1系统组成22 HYPERLINK l bookmark60 3.2接口板ASIC的设计233.3综合控制板FPGA的设计25 HYPERLINK l bookmark64 NiosII软核处理器26Avalon交换结构总线27SDRAM控制器29 HYPERLINK l bookmark66 数据收

11、集模块29 HYPERLINK l bookmark68 接口状态检测模块303.4.5与DSP的接口模块30 HYPERLINK l bookmark70 语音数据交换模块30片内ROM31哈尔滨理工大学学士学位论文- - HYPERLINK l bookmark72 3.4.8数据发送模块31 HYPERLINK l bookmark74 3.5系统功能实现32 HYPERLINK l bookmark76 3.6本章小结33第4章FPGA的编译与仿真34 HYPERLINK l bookmark78 编译34 HYPERLINK l bookmark80 仿真35 HYPERLINK l

12、 bookmark84 本章小结37 HYPERLINK l bookmark86 结论38 HYPERLINK l bookmark88 致谢39 HYPERLINK l bookmark90 参考文献40附录A错误!未定义书签。附录B错误!未定义书签。第1章绪论课题背景自1876年贝尔发明电话以来，电话交换机技术处于迅速的变革和发展之中。其历程可分为三个阶段：人工交换、机电交换、和电子交换的电话交换机1。早在1878年就出现了人工交换机，它是借助话务员进行话务接续，显然其效率是很低的。15年后步进制的交换机问世，它标志着交换技术从人工时代迈入机电交换时代。随后半导体器件和计算机技术的诞生与

13、迅速发展，猛烈地冲击着传统的机电式交换结构，使之走向电子化。美国贝尔系统经过艰苦努力于1965年生产了世界上第一台商用存储程序控制的电子交换机（No.1ESS），这一成果标志着电话交换机从机电时代跃入电子时代，使交换技术发生时代的变革。程控时分交换机一般在话路部分中传送和交换的是数字话音信号，因而习惯称为程控数字电话交换机。PCM传输技术的出现，促使人们开始研制PCM时分交换机，即数字交换机。1970年，法国首先开通了第一台数字交换系统E10，这是电话交换技术发展中的又一个转折点3。这一阶段程控交换的主要特点是其交换网络实现了数字化，交换矩阵中交换的也是数字信号，数字交换网络可以是时间接线器（

14、T接线器），也可以是空间接线器（S接线器），现在都有现成的大规模集成电路。为了扩大交换网络容量，可组成多级网络，如TST、STS、TSST、TSSST结构，但随着集成电路技术的进一步发展，已经能做成大容量的单T网络，这样使网络结构、接续软件都得到大大简化。数字程控交换机是一种利用计算机技术控制电话接续的电话交换通信装置。数字程控交换机以其性能优越、技术先进，不仅可以交换话音信息，还可以交换数据信息，已经在综合业务数字网的方向稳步发展中。随着社会需求的日益增长，数字交换机的概念不再局限于电信运营商机房里的大型交换机。酒店行业，娱乐服务行业的迅速发展，以及中小型企业的不断增多，为数字程控交换机提供

15、大广阔的市场空间。虽然超大规模集成电路的飞速发展让昂贵的交换机成本得以下降，但是基于ASIC的交换机也集成了ASIC的缺点，即灵活性差，不便于定制。低成本可编程逻辑器件的出现，在弥补了ASIC的缺点的同时，也提供了足够的设计资源和较高的可靠性，满足了通信设备对性能的高要求。哈尔滨理工大学学士学位论文- VIII-数字程控交换机是一种利用计算机技术控制电话接续的电话交换通信装置。数字程控交换机以其性能优越、技术先进，不仅可以交换话音信息，还可以交换数据信息，已经在综合业务数字网的方向稳步发展中。数字交换网络是程控交换系统中一种规模可缩放的大容量数字交换部件，目前在交换机中运行的数字交换系统，其数

16、字交换网络主要采用T型时分交换。在现实上通常采用复制式T型时分交换。在实现上通常采用专用通信芯片。由于通信专用芯片成本较高，并且对大容量的交换网络实现更为困难，因此导致交换网络成本高，设计复杂。随着FPGA的发展及其广泛应用，其集成度运行速度不断提高，而且成本却大幅度的降低。因此采用FPGA来实现数字交换网络，并且通过VHDL语音设计给出了仿真结果，结果表明，用FPGA设计的数字程控模块具有容量大，稳定性高，设计简单，成本低等优点。1.2设计任务和内容本设计的任务是借助SOPC系统设计工具，利用大容量FPGA技术，通过设计和复用各种功能模块，设计基于NIOSII语音芯片片上系统。需要提供普通用

17、户接口，中继接口，以便为多种用户提供通话服务。在交换规模上要求能够提供256X256路时隙的无阻塞交换，同时要考虑交换规模灵活性。此外，在设计上要求考虑交换规模的扩展性，以便将来能够提供512X512路时隙，甚至更大规模的交换网络。在整体功能上除了要求稳定的实现基本通话功能，还要求实现软件拨号、录音留言等扩展功能。本文研究的内容主要包括与FPGA相关的硬件设计以及FPGA内部模块的设计与实现，具体为以下几个方面：1确定FPGA在系统中的作用，进而确定FPGA与系统中其他主要器件的通信方案，以完成与FPGA相关的硬件设计。主要包括接口电路与FPGA的连接，以及FPGA与DSP之间的通信连接。2参

18、考七号信令协议和交换原理，确定数据的通信流程，并据此划分FPGA的功能模块，在Altera的Cyclone开发板上实现基于NIOSII的SOC语音芯片。3完成FPGA内部逻辑设计，完成编译，仿真。第2章数字交换机原理2.1数字交换机数字交换机是针对传统模拟交换机而言的。通常专指用于电话交换网的交换设备，它以计算机程序控制电话的接续。程控交换机是利用现代计算机技术，完成控制、接续等工作的电话交换机。2.1.1硬件组成电话交换机的主要任务是实现用户间通话的接续。基本划分为两大部分：话路设备和控制设备。话路设备主要包括各种接口电路（如用户线接口和中继线接口电路等）和交换（或接续）网络；控制设备在纵横

19、制交换机中主要包括标志器与记发器，而在程控交换机中，控制设备则为电子计算机，包括中央处理器（CPU），存储器和输入/输出设备。程控交换机实质上是采用计算机进行“存储程序控制”的交换机，它将各种控制功能，方法编成程序，存入存储器，利用对外部状态的扫描数据和存储程序来控制，管理整个交换系统的工作。数字交换机的框图如图21所示。图21数字交换机框图1交换网络的基本功能是根据用户的呼叫要求，通过控制部分的接续命令，建立主叫与被叫用户间的连接通路。在纵横制交换机中它采用各种机电式接线器（如纵横接线器，编码接线器，笛簧接线器等）,在程控交换机中目前主要采用由电子开关阵列构成的空分交换网络，和由存储器等电哈

20、尔滨理工大学学士学位论文哈尔滨理工大学学士学位论文- XI- IX-路构成的时分接续网络。2用户电路的作用是实现各种用户线与交换之间的连接，通常又称为用户线接口电路（SLIC,SubscriberLineInterfaceCircuit）。根据交换机制式和应用环境的不同，用户电路也有多种类型，对于程控数字交换机来说，目前主要有与模拟话机连接的模拟用户线电路（ALC）及与数字话机，数据终端（或终端适配器）连接的数字用户线电路（DLC）。3出入中继器接口是中继线与交换网络间的接口电路，用于交换机中继线的连接。它的功能和电路与所用的交换系统的制式及局间中继线信号方式有密切的关系。对模拟中继接口单元（

21、ATU）,其作为是实现模拟入栈线与交换网络的接口，基本功能一般有：发送与接收表示中继线状态（如示闲，占用，应答，释放等）的线路信号；转发与接收代表被叫号码的记发器信号；供给通话电源和信号音；向控制设备提供所接收的线路信号。对于最简单的情况，某一交换机的中继器通过实线中继线与另一交换机连接，并采用用户环路信令，则该模拟中继器的功能与作用等效为一部“话机”。若采用其它更为复杂的信号方式，则中继器应实现相应的话音，信令的传输与控制功能。4控制部分用于运行各种程序、处理数据和发出驱动命令，主要包括处理机和主存储器。控制部分是程控交换机的核心，其主要任务是根据外部用户与内部维护管理的要求，执行存储程序和

22、各种命令，以控制相应硬件实现交换及管理功能。程控交换机控制设备的主体是微处理器，通常按其配置与控制工作方式的不同，可分为集中控制和分散控制两类。为了更好的适应软硬件模块化的要求，提高处理能力及增强系统的灵活性与可靠性，目前程控交换系统的分散控制程度日趋提高，已广泛采用部分或完全分布式控制方式。2.1.2软件组成软件由两部分组成，包括程序部分和数据部分。1程序部分包括操作系统程序和应用程序。前者用于任务调度、输入输出控制、障碍检测和恢复处理、障碍诊断、命令执行控制等；后者用于实施各种电话交换事件与状态处理、硬件资源管理、用户服务类别管理、话务量统计、服务观察、软件维护和自动测试等。2数据部分包括

23、系统数据、交换框架数据、局数据、路由数据和用户数据。主要用于表征交换系统特点、本电话站及周围环境特点、各用户的服务类别等。2.1.3主要分类通常分为空分程控电话交换机和时分程控电话交换机。前者是通过交叉点的连通，将某条线上的空隙话音信息，传递到另一条线上；后者是将时分复用线上的某一时隙话音信息，传递到另一时分复用线上。时分程控交换机按其传递的话音信号形式，又分为传递脉幅调制信号的模拟时分程控电话交换机和传递脉码调制信号或增量调制信号的数字时分程控电话交换机。目前的用户程控电话交换机主要分为模拟和数字的，主要区别如下：1相对于模拟程控电话交换机，数字程控电话交换机通话距离远、传输速度快、通话音质

24、清晰、误码少。2数字程控电话交换机为全绳路无阻塞，那么模拟交换机它有绳路线限制，当然交换机容量越少它的通话绳路也就越少。3数字交换机接口丰富、它可以接入环路中继、载波、E/M、2M等中继、包括数字用户的2B+D、30B+D，具备组网、局用机汇接功能。比如2M中继接入等于把交换机变成一台虚拟网。这些都是模拟交换机无法比拟的。方案比较以上介绍了一般的数字交换机的基本组成，其中交换机的控制部分核心芯片是ASIC芯片，本设计对数字交换机进行了改进，将控制部分的ASIC芯片用FPGA芯片代替来完成语音交换，具体分析如下。方案一：用ASIC作为数字交换机的核心芯片。ASIC(ApplicationSpec

25、ificIntegratedCircuits，专用集成电路)，是指应特定用户要求或特定电子系统的需要而设计、制造的集成电路。目前，在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。方案二：用FPGA作为数字交换机的核心芯片。FPGA(FieldProgrammableGateArray，现场可编程门阵列)，它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物。FPG

26、A采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念，内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输出输入模块IOB(InputOutputBlock)和内部连线(Interconnect)三个部分。用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑。它还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。对两种方案的分析：专用集成电路(ASIC)采用硬接线的固定模式，而现场可编程门阵列(FPGA)则采用可配置芯片的方法，二者差别迥异。可编程器件是目前的新生力量，混合技术也将在未来发挥作用

27、。作为专用集成电路(ASIC)领域中的一种半定制电路，FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以毫不夸张的讲，FPGA能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用FPGA来实现。FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA是由存放在片内RAM中的程序来设

28、置其工作状态的，因此工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XIL

29、INX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。与其他技术一样，有关ASIC技术过时的报道是不成熟的。新的ASIC产品的数目可能有大幅度下降，但其销售额仍然相当高，尤其是在亚太区。此外，采用混合式方法，如结构化ASIC，也为该技术注入了新的活力。同时，FPGA(和其他可编程逻辑器件)也在发挥作用，赢得了重要的大众市场，并从低端应用不断向上发展。以单元方式进行ASIC开发，初始投资较高。但在高产情况下，ROI会大幅改善，因为其芯片较小，单位成本降低。在成品单价不太重要的情况下，或者是在产品上市时间较短，或初始投资较少的情况下，FPGA则是更好的选择。ASIC的开发成本迅

30、速大幅上升，而随着FPGA平台的功能不断增加，这使竞争优势的天平向FPGA倾斜。除了在模拟/混合信号领域应用广泛外，ASIC相对于FPGA再难以提供其他显著的功能优势。FPGA在其他方哈尔滨理工大学学士学位论文- XIII-面也可以节约成本，可通过软件下载来修正错误，并方便在添加新的功能时调试系统性能。FPGA避免了较高的NRE成本，也具有其他优势。FPGA的可重复编程性可实现更灵活的开发路径，降低风险和成本。与此相反，ASIC开发必须做到“首次肯定正确”。而FPGA的现场可重复编程性使开发人员能够用软件升级包通过在片上运行程序来修改芯片，而不是替换芯片。FPGA甚至可通过因特网进行远程升级。

31、废弃控制（Obsolescencecontrol）是指现有的FPGA应用设计作为新一代器件再编译的可用资源。就许多应用而言，FPGA供应商都表示性能已与ASIC相当。就高性能应用而言，FPGA提供了充足的资源，可实现与ASIC技术相当的功能，同时比标准处理器的性能高出很多。由于FPGA的可重复编程，因此应用程序可在实际硬件中进行调试和检测。就ASIC而言，所有检测都必须在进入物理实现ASIC硬件阶段之前仿真进行，如果到硬件阶段再发现问题就太晚了。FPGA产品设计完善，可以直接编程。就此而言，FPGA将逐渐替代实际的集成电路。由于FPGA具备可定制的灵活性，因此供应商可能收取更多费用。设计IC封

32、装和印制电路板会带来更多成本，这对两种技术都一样，但ASIC尤其如此。FPGA对生命周期更长的工业产品也有利。这主要是由于该技术能根据新的版本进行方便的再编程，并可进行现场再编程。采用FPGA技术的设计人员应考虑到可能需要的扩展和修改，在选择FPGA门的数量大小时应预作准备。这就要求在实现功能所需要的门阵列的数量和芯片编程实现的性能之间取得微妙的平衡，此外还要考虑到所需的“存储空间”。Altera也认为，FPGA对生命周期更长的工业产品也“非常有利”，尽管这种产品随着时间的推移销售量会下降。Greenfield指出：“FPGA工艺不需要最低预订数量，寿命更长，这是令其独树一帜的重要原因。许多采

33、用ASIC产品设计五年之久的工业客户现在都用FPGA来代替ASIC。”原因有很多，如ASIC要求最低预订数量，很不灵活；ASIC工艺技术已经过时，或者需要向无铅型芯片封装转换等。现场可编程门阵列（FPGA）是新兴的IC技术，包括成千上万个逻辑单元，通过可编程开关连接起来，通过单元的逻辑互联来满足不同的设计要求。除了逻辑块之外，FPGA的其他可编程元件为I/O块（作为内部单线路和芯片外部引脚的接口）以及互联接口（将其他元件的I/O信号路由至适当的网络）。可重复编程的功能是此类器件的最大优势。结构式ASIC构成上述方法的中间地带，它用金属基层对众多应用共有的设计元素（逻辑单元、存储器、I/O等）进

34、行预制造。针对特定应用的数据可在最终几个金属层中添加，这就大大减少了掩模层的数量，并将低了开发的预研成本。个人认为，FPGA的“真正优势”有两方面：一是能用可靠的标准部件迅速进行开发，而且可以方便地修改，以添加新的特性；二是能在开发期间或在产品生命期内修正错误。与ASIC不同的是，FPGA作为内置标准还带有更多功能，如可测试性或JTAG接口，这可节约设计时间和成本。FPGA采用硬件技术处理信号，并可提供地址和数据总线接口以便外部处理器通过软件来改变其功能，能够兼顾速度和灵活性。同时，FPGA能够轻易地在芯片上设计和配置出大量的片内加法器，来并行处理多路信号。其片内的加法器是纯硬件结构，能够相当

35、精密地设计其多路输出输入信号的时序关系，并进而通过相关的EDA软件准去地预测和仿真电路的实时特性，这对于语音之类实时性要求很高的信号来说是十分重要的。这也是在本设计中使用FPGA代替专用语音交换芯片的重要原因。所以综上所述FPGA将是未来芯片发展的主导力量，所以本设计选择用FPGA代替ASIC作为交换网络的核心芯片来完成语音交换。本方案的数字交换机框图如图22所示。以上是本设计的数字交换机总体框图，其中有8路用户接口，4路环路中继接口，供电接口与电源变压器相连，PC机通过网口芯片与交换机相连，本设计主要由接口板和控制板构成，接口板对应于用户集线器，其中FPGA相当于交换网络，DSP完成主要的控

36、制和多频解调功能，相当于控制部分，具体分析在第三章介绍。PCW技术语音信号数字化方法很多，本设计主要采用脉冲编码调制数字化方哈尔滨理工大学学士学位论文- XV-法。脉冲编码调制简称PCM。是数字信号是对连续变化的模拟信号进行抽样、量化和编码产生。PCM的优点就是音质好，缺点就是体积大。PCM可以提供用户从2M到155M速率的数字数据专线业务，也可以提供话音、图像传送、远程教学等其他业务。当语音模拟信号进入用户接口电路时，在PCM的发射端，首先对语音信号进行带通滤波，然后取样、量化和编码依次进行；对应地，在接收端包括再生、解码、低通平滑滤波功能单元。复接和分接是为了实现多路复用。在传送限带连续信

37、号时，只要其取样频率达到所传交流信号带宽的2倍以上，则只需传送信号的取样值序列能在接收端恢复出原模拟信号，通常模拟语音经低通滤波器得到带限信号的频率范围在3003400Hz，其最高频率的2倍以上的频率取样，就能保证正确恢复原模拟信号，因此一般取样频率定在8kHz。FPGA技术FPGA(FieldProgrammableGateArray),即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA(Log

38、icCellArray)这样一个概念，内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输出输入模块IOB(InputOutputBlock)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件。与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构，FPGA利用小型查找表(16X1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。

39、FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。2.4嵌入式技术2.4.1嵌入式系统的定义嵌入式系统(Embeddedsystem)，是“嵌入式计算机系统的简称，它是相对于通用计算机系统而言的。根据电气工程师协会(IEE)的定义，嵌入式系统是用来控制或监视机器、装置或工厂等的大规模系统的设备4。国内一般定义为：以计算机技术为基础，软硬件可裁减，从而能够满足实际应用中对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。嵌入式系统

40、通常由嵌入式处理器、相关支撑硬件、支持程序、嵌入式操作系统和应用软件等几大部分组成。它是具有特定功能或用途的、可独立工作的计算机软硬件集合体。2.4.2嵌入式系统的特点嵌入式系统有以下几个重要特征：1系统精简5。嵌入式系统一般没有系统软件和应用软件的明显区分，不要求其功能设计和实现过于复杂，这样一方面利于控制成本，同时也利于提高系统可靠性。2专用性强。嵌入式系统的软件与硬件结合的非常紧密，一般要针对具体硬件平台进行软件的移植。针对不同的任务，往往需要对系统进行较大的更改。3系统内核小6。由于嵌入式系统一般是应用于小型电子装置，资源相对有限，所以内核较之传统的操作系统要小得多。4嵌入式系统开发需

41、要专门的开发工具和开发环境。由于嵌入式系统本身不具备自主开发能力，设计完成后用户通常也不能对其中的程序功能进行修改，因而必须使用专门的开发工具和开发环境才能进行开发，这些工具和环境一般是基于通用计算机的软硬件设备以及各种逻辑分析仪、混合信号示波器等。5是高实时性的操作系统软件是嵌入式软件的基本要求。而且软件要求固化，以提高速度。嵌入式软件开发要想走向标准化，就必须使用多任务的操作系统。嵌入式系统的应用程序可以没有操作系统而直接在芯片上运行；但是为了合理的调度系统中的不同任务，利用系统资源、系统函数以及专用的库函数，设计者必须自行选配RTOS(Real-TimeOperatingSystem，这

42、样才能保证程序执行的实时性、可靠性，并减少开发时间，保障软件质量。哈尔滨理工大学学士学位论文- XVII-2.4.3嵌入式系统的分类从硬件方面来讲，各种各样的嵌入式处理器是嵌入式系统硬件最核心的部分。因而，通常根据使用处理器的不同来对嵌入式系统进行分类。嵌入式处理器可以分成以下几类：1.嵌入式微控制器(MicrocontrollerUnitMCU)嵌入式微控制器的典型代表是单片机。从20世纪70年代末单片机出现到今天，虽然己经有20多年，但是这种电子器件目前在嵌入式设备中仍然有较广泛的应用。微控制器的特点是单片化，体积大大减少，从而使功耗和成本下降、可靠性提高。2.嵌入式DSP处理器(Digi

43、talSignalProcessor)DSP处理器是专门用于信号处理方面的处理器，它在系统结构和指令算法方面进行了特殊设计，有很高的编译效率和指令执行速度。在数字滤波、FFT、频谱分析等方面，DSP获得了大规模的应用。3.嵌入式微处理器(MicroprocessorUnit)嵌入式微处理器是由通用计算机中的CPU演变过来的。嵌入式微处理器与通用计算机处理器有一定的区别，它只保留和嵌入式应用紧密相关的功能硬件，去除其他的冗余部分，这样就以最低的功耗和资源满足了嵌入式应用的特殊要求。4.嵌入式片上系统(SystemOnChip)片上系统是追求产品系统最大包容的集成器件，是当前嵌入式应用领域的技术热

44、点。从狭义角度讲，SOC是信息系统的芯片集成，是将系统集成在一块芯片上。从广义角度讲，SOC就是一个微小型系统，如果说中央处理器是大脑，那么SOC就是包括大脑、心脏、眼睛和手的系统7。SOC的出现使集成电路发展成为集成系统，整个电子整机的功能可以集成到一块芯片中。SOC具有极高的综合性，在一个硅片内部运用VHDL等硬件描述语言，实现一个复杂的系统。设计者不需要再像传统的系统设计一样，绘制庞大复杂的电路板，一点点的连结焊制，只需要使用精确的语言，直接在器件库中调用各种通用处理器的标准，然后通过仿真验证就可以到一个SOC系统。由于绝大部分系统构件都是在系统内部，整个系统就特别简洁，不仅减少了系统的

45、体积和功耗，而且提高了系统的可靠性，提高了设计生产效率8。本设计就是采用了这种系统。SOC技术将整个电子系统集成在同一芯片上，称为片上系统(SOC)或称为系统级芯片。对于片上系统SOC可定义为：在同一个芯片上集成了控制部件（微处理器、存储器、I/O接口）和执行部件（微型开关、微机械），能够自成体系、独立工作的芯片称为系统芯片。SOC作为系统级技术应用，能在单一芯片上实现信号采集、转换、存储、处理和I/O等功能；将数字电路、模拟电路、信号采集和转换电路、存储器、MPU、MCU等集成在一块芯片上实现一个系统功能。这是一个非常复杂的技术。SOC应该说是一个软件和硬件整合的系统。仿真时应该充分考虑到软

46、件和硬件结合在一起进行。基于FPGA的SOC称为SOPC（System-on-a-Programmable-Chip），即可编程片上系统。SOPC它是用可编程逻辑技术把整个系统放到一块硅片上，来用于嵌入式系统的研究和电子信息处理。SOPC是一种特殊的嵌入式系统，它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能但它不是简单的SOC，它也是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能9。目前SOPC设计分为三种：基于FPGA嵌入IP硬核的应用。这种SOPC系统是指在FPGA中预先植入处理器。这使得FPGA灵活的硬件设计与处理器的强大软件功能有

47、机地结合在一起，高效地实现SOPC系统。基于FPGA嵌入IP软核的应用。这种SOPC系统是指在FPGA中植入软核处理器，如：NIOSII核等。用户可以根据设计的要求，利用相应的EDA工具，对NIOSII及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。基于HardCopy技术的应用。这种SOPC系统是指将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化。把大容量FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品，避开了直接设计ASIC的困难。综合以上三种比较，本设计主要采用第二种方案

48、设计，从IP核种类上看硬核是已经物理实现的宏观模块，以网表的形式交付使用。硬核只能提供一种配置，即只能在某一种FPGA器件中使用，用户不能对硬核进行任何设置。相比下软核可现场配置，而且在使用上有更大的灵活性、可修改性、可裁减性。SOPCBuilder是一个自动化的系统开发工具，它能够极大地简化高性能SOPC的设计工作。该工具提供一个直观的图形用户界面，用户可以通过图形界面简化系统的定义工作。由于SOPCBuilder不需要直接编写HDL代码来定义系统，这极大地节约了设计开发时间。SOPCBuilder为每个元件提供了一个向导，利用该向哈尔滨理工大学学士学位论文- XIX-导能很容易地定义元件功

49、能。例如通过向导能够非常容易地在一个设计中加入NIOSII处理器，外设接口等。为了将微处理器核、外围设备、存储器和其它PI核相互连接起来，SOPCBuilder能够自动生成片上总线和总线仲裁器等所需的逻辑。通过自动完成以前易于出错的工作，SOPCBuilder可以节约几周甚至几个月的开发时间。SOPCBuilder在一个工具中实现了嵌入式系统各个方面的开发，包括软件的设计和验证，为充分利用SOPC技术提高电子系统的性能和降低成本提供了强有力的支持。ST-BUS数据帧格式定义本系统采用了接口板和控制板独立的设计方案，接口板和控制板之间通过ST-BUS串行总线进行数据交互。ST-BUS有2M、4M

50、、8M、16M等速率的帧格式，本课题选用的ST-BUS的速率是2.048M，由2M时钟完成数据位同步，8K时钟完成数据帧同步。由于本课题只要求每块接口板提供13路话路接口，即PCM32数据帧只会有13个时隙被语音数据占用，所以在本系统中并没有严格的按照PCM一次群信号的规范来定义PCM32的数据帧，而是自行定义了其数据帧格式，以保证接口板和控制板对数据认识的一致性。具体定义如下所示：时隙号时隙定义CH0用作PCM帧同步CH1CH8依次为八路用户接口占用的时隙CH9CH12依次为四路中继接口占用的时隙CH13第一路状态信号占用的时隙CH14第二路状态信号占用的时隙CH15第三路状态信号占用的时隙

51、CH16CH31备用，填充0以上是接口板发出数据的数据帧格式，其中第0路时隙被用作数据帧的同步，前13路时隙被13路接口的语音数据占用。14到16路时隙用于传递接口的状态信息，每路用户接口有一位状态数据，代表用户电话的摘机或者挂机。每路中继接口都有两位状态数据，以提供相应接口的状态信息。一共需要占据16个数据位，所以需要3路时隙。接口板接收的数据与发出的数据格式略为不同，具体定义如下所示时隙号时隙定义CH0用作PCM帧同步CH1CH8依次为八路用户接口占用的时隙CH9CH12依次为四路中继接口占用的时隙CH13控制信号时隙CH14控制信号时隙CH15控制信号时隙CH16CH31备用，填充0其中

52、前13路时隙的定义与接收数据相同，14、15、16路时隙被控制板发出的控制信号占用。每路接口都有一根控制信号线与接口板上的ASIC线连，用于接收控制信息。用户接口的控制信息都是用于控制电话振铃；中继接口的控制信息则用于控制其模拟摘机或挂机，以便电信局的交换机能够感知到线路上的状态变化。信令通信流程信令的概念一般是指在通信过程中用以建立、维持、解除通信关系的这类信息。例如电话通信中的摘机信息、允许拨号的信息、呼叫对方的回铃信息等等10。一个用户在通过用户设备、交换设备、传输设备与另一用户通信的过程中，要用到许多信令。下面以两个用户通过两个交换局（交换机）通话的例子来大概的理解一下信令的含义11。

53、1主叫用户摘机，摘机信令（或启呼信令）送到发端交换机。发端交换机立即向主叫用户送出拨号音；主叫用户听到拨号音后，开始拨号，送出拨号信令；2发端交换机根据被叫号码选择路由及中继线。如有路由可利用，发端交换机向终端交换机发送占用信令，然后把被叫用户号码发送到终端交换机；3终端交换机根据被叫号码，将呼叫连接到被叫用户，向被叫用户发送振铃信号，并向主叫用户发送回铃音；4当被叫用户摘机应答时，此应答信令将被终端交换机转发给发端交换机。同时建立通话连接，双方开始通话；5通话完毕，若被叫用户先挂机，则挂机信令由终端机发送到发端交换机；再由发端交换机通知主叫用户挂机；如果主叫用户先挂机，则发端交换机立即拆线，

54、并把一个拆线信令送给送终端交换机，通知其拆线；终端交换机拆线后，回送一个拆线证实信令，一切设备复原。以上是电话接续中最基本的信令流程12。本系统以该信令流程为基准，制定了自身的通信流程。其状态转移如图23所示：在本系统中，主要有内线用户之间的通信和内线用户通过中继接口与外线用户通信两种情况。NIOS根据DSP上报的号码来判断主叫哈尔滨理工大学学士学位论文- XX-用户拨打的是内线号码还是外线号码，并向FPGA发出相应的交换（路由）指令。图23中方框内的文字说明代表的是FPGA在收到并解析NIOS发出的指令后，将要向接口发出的信令动作，矩形附近的文字说明代表的是NIOS检测到的主叫或者被叫接口的

55、状态。为了减小DSP的设计难度，没有要求DSP对中继接口线上的催挂音信号做解调，所以当本系统内部的电话与外线电话通信时，只能由内线用户根据听到的催挂提示音，人为的判断出对方已挂机，从而让自己挂机结束通话。图23给出的是内线用户拨出电话的状态转移图，当外线有电话打入时情况与此类似。主叫挂机图23内线拨打电话的状态转移图本章小结本章首先介绍了与课题相关的各种关键理论基础，深入透彻的理解这些理论是完成系统设计的前提。最后较为详细的描述了本系统的通信流程，无论是软件还是硬件的设计都需要严格按照该通信流程来完成。本章的内容为后续的设计介绍打下了基础。哈尔滨理工大学学士学位论文- -第3章系统硬件设计3.

56、1系统组成整个系统的硬件平台按照功能划分为两个部分。一个是负责接口数据汇集和分拆的接口板，另一个是负责通信控制和语音交换的的控制板。接口板主要由用户接口、中继栈接口、以及供电接口三种接口电路、总线电平转换电路、ASIC及其配置电路等组成。其中用户接口用于和电话机连接，中继接口用于和电信局连接。四种接口电路采用专用的接口电路模块，可以完成A/D、D/A转换，PCM数据编解码的工作。但是由于接口电路采用的是5V的输入输出(I/O)电平规范，而ASIC采用的是3V的I/O电平规范，如果直接连接会导致ASIC的损坏，所以在两者中间加入了总线电平转换电路。接口板框图如图31所示。用户接口模块专电平转换电

57、路1图31接口板框图控制板主要由包括FPGA、SDRAM、Flash、DSP、时钟锁相环(PLL-Phase-LockedLoop)以及网口PHY芯片等部分组成。其框架如图32所示。图32控制板框图其中FPGA负责运行操作系统以及应用程序以及完成数据交换；DSP负责解调双音多频(DTMF-DualToneMultiFrequency)信号并上报给FPGA以及向其发送接续命令，是本设计的控制部分；时钟锁相环产生系统需要的8kHz、2MHz、4MHz等时钟，8kHz时钟是PCM32数据帧的帧同步时钟信号，2MHz和4MHz时钟则是与8kHz时钟配套的位同步信号，它们一起负责接口板与控制板之间的数据

58、同步。同时这几个时钟都是FPGA的全局输入时钟，因此在设计中选用了通信专用锁相环芯片来保证时钟的质量；网口芯片则使得本系统可以通过网线与PC机进行通信。根据系统设计的需求，本系统平台同时使用了一块FPGA位于控制板。接口板与控制板之间通过ST-BUS(SerialTelecomBus)总线连接通信，两块板的时钟都由系统板上的时钟PLL提供，以实现数据同步。3.2接口板ASIC的设计接口板ASIC的主要任务是：按照前一章介绍的ST-BUS的数据格式汇哈尔滨理工大学学士学位论文- XXV-集各路接口的数据，通过ST-BUS总线传送给控制板；同时将控制板上发送过来的串行数据分拆，并正确的分配到各个接

59、口。在接口板ASIC的设计中，使用了一个以2MHz时钟为计数频率的模256计数器，它对应于ST-BUS数据帧的256位数据。可以将这个计数器看作板内部的一个时钟轴，所有针对数据时序的操作都需要参照这个时间轴来完成。接口板的内部模块划分如图33所示。图33接口板ASIC的内部模块1缓冲模块按照一般的设计规范，需要在板子的数据输入接口加一级缓冲器，其目的是为了消除毛刺的出现。在数字电路中，由于外界干扰，或者信号传输路径的差别等原因，毛刺的出现不可避免。但是毛刺的保持时间一般较短，只要毛刺不出现在缓冲器的建立时间和保持时间之内，就不会对缓冲器采样信号造成影响13。一般认为，缓冲器对毛刺不敏感，这就是

60、为什么通常要在数据输入端加一级缓冲器的原因。2串并转换模块输入板子的语音数据是8bit的串行数据，而板子擅长处理的是并行数据，所以需要将输入的串行数据做一个串并转换。接口板上ASIC的输入数据的最高速率是2.048M，属于低速的应用，因此只需要使用一个8bit的移位寄存器即可满足要求。3FIFO接口板的ASIC同时收取接口的数据，但是PCM32的数据是按时隙顺序填充的，所以各路接口的数据需要保持有效的时间不尽相同。因此从串并转换模块到汇集模块其实是一个异步的操作。所以在这里使用了一个异步FIFO来进行并行数据的缓冲。这里的缓冲要与前面提到的缓冲区分开来，其作用是为了按照需要延长并行数据的有效时