C2-存储器和I-O空间

1、C2-存储器和I/O空间 DSP控制器原理及其应用 C2存储器和I/O空间 一、存储器概述C2的存储器分为4个单独可选择的空间：64K字的程序空间、64K字的本地数据空间、32K字的全局数据空间和64K字的I/O空间。这些空间构成了224K字的地址范围 。 配置图由于总线工作是独立的，所以可以同时访问程序和数据空间，在一个给定的机器周期内，CALU可执行多达3次的并行存储器操作。所有的C2器件内部都包括288个字的用于存储数据的双口RAM(DARAM B1-256、B2-32字) 和256个字的可用于存储数据或程序双口RAM(DARAM B0)二、DSP片内存储器类型 片内存储器比外部存储器功

2、能高、速度快、功耗低。片内双口RAM(DARAM) 片内单次访问的程序/数据RAM (SARAM) 工厂掩模的片内ROM 闪烁存储器（Flash） 下一页返回 三、程序存储器 C24程序存储器映射 四、局部数据存储器 分页管理数据存储器数据页指针（DP）9位值7位偏移量数据存储器地址0000 0000 00000 0000 0000 0000111 1111Page 0: 0000h007Fh0000 0000 10000 0000 1000 0000111 1111Page 1: 0080h00FFh0000 0001 00000 0001 0000 0000111 1111Page 2:

3、0100h017Fh1111 1111 11111 1111 1000 0000111 1111Page 511: FF80hFFFFh五、全局数据存储器局部数据存储器的高32K字的地址（8000HFFFFH）可用于全局数据存储器。全局存储器分配寄存器（GREG）决定了全局数据存储器数据的大小在256字到32K字之间。 GREG值局部数据存储器全局数据存储器高字节 低字节地址范围 字数地址范围 字数xxxxxxxx 00000000 xxxxxxxx 10000000 xxxxxxxx 11000000 xxxxxxxx 11100000 xxxxxxxx 11110000 xxxxxxxx

4、11111000 xxxxxxxx 11111100 xxxxxxxx 11111110 xxxxxxxx 111111110000HFFFFH 655360000H7FFFH 327680000HBFFFH 491520000HDFFFH 573440000HEFFFH 614400000HF7FFH 634880000HFBFFH 645120000HFDFFH 650240000HFEFFH 65280 08000HFFFFH 32768C000HFFFFH 16384E000HFFFFH 8192F000HFFFFH 4096F800HFFFFH 2048FC00HFFFFH 1024

5、FE00HFFFFH 512FF00HFFFFH 256信号说明大多数的DSP片外仍然是单套总线地址信号：A15A0数据信号：D15D0控制信号： 16位外部地址总线16位双向数据总线总线请求，当访问外部全局数据存储器时该信号有效程序存储器选择信号，当从外部程序存储器读取指令时该信号有效I/O空间选择信号，当访问外部I/O接口时该信号有效数据存储器选择信号，当访问外部局部或全局数据存储器时该信号有效当DSP访问外部程序、局部或全局数据存储器以及I/O空间时，该信号有效外围设备就绪信号，当该READY为低电平，CPU处于等待状态直到变高读写信号，通常为高电平读模式，仅在执行写操作时为低电平为R/

6、W的非信号，通常用该信号直接连接到外围设备输出使能端写使能信号，外围设备在信号上沿锁定数据。信号在写所有外围设备（存储器和I/O）时有效。通常直接和外部芯片的写允许端相连READY存储器扩展 外部存储器接口 信号 外部程序存储器接口 P32图2.13六、I/O空间从0000FEEFH字可以用于扩展外部设备 P33七、电源及电平转换接口但是传统的线形稳压器，如78xx系列都要求输入电压要比输出电压高2V 3V以上，否则不能正常工作，所以78xx系列已经不能够满足5V到3.3V电源设计要求。DSP系统采用LDO芯片TPS7333。此芯片是TI公司专门为3.3V低压系统设计的，它是固定输出3.3V，

7、且有上电产生DSP系统复位所需的信号。此外它输出电流可达几百毫安，输出功率完全能够满足系统所需。具体电路如图2所示。3.3V与5V电平的转换问题3.3V与5V电平的转换问题可以采用双电压（一边是3.3V，另一边是5V）供电的双向驱动器来实现电平转换。如TI的SN74ALVC164245、SN74ALVC4245等芯片，可以较好地解决3.3V与5V电平的转换问题。This 16-bit (dual-octal) noninverting bus transceiver contains two separate supply rails;B port has VCCB, which is set at 5 V, and A port has VCCA, which is set to