电子设计自动化课程设计报告审批稿

1、也子设计自动化课程设 计报告电子设计自动化 课程设计报告学生姓名: 学 号：课设题目：VGA彩条信号显示控制器设计 同组人:电子设计自动化课程设计报告郝欣欣一、课程设计内容1、使用Verilog语言和Modelsim仿真器完成可显示横彩条、竖彩条、棋盘格相间的VGA控制器的设计和险证2、设计并验证可显示英语单词HIT”的VGA控制器3、使用Quart us II和SOPC实验箱验证设计的正确性4、Verilog代码要符合微电子中心编码标准二、FPGA原理CPLD、FPGA是在PAL、GAL等基础上发展起来的一种具有丰富的可编程I/O 引脚、逻辑宏单元、门电路以及RAM空间的可编程逻辑器件，几乎

2、所有应用门 阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。 CPLD的设计是基于乘积项选择矩阵来实现的，而FPGA基于查找表来设计的。 查找表就是实现将输入信号的各种组合功能以一定的次序写入RAM中，然后在 输入信号的作用下，输出特定的函数运算结果。其结构图如图1所示：愉入q偷入2锄入3愉入4图L FPGA查找表单元一个N输入查找表（LUT, Look Up Table）可以实现N个输入变量的任何逻辑功能，如N输入“与，N输入“异或，等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现（如图2 所示）。谢入A 饰入B输入Q4而人。16x1RAM图2 FP

3、GA查找表单元内部结构该系统设计中，FPGA芯片用的是ALTERA公司的EP1K30QC208-2,它的系统结构如图3所示。它由若干个逻辑单元和中央布线池加I/O端口构成图3 EP1K30QC208内部结构三、VGA接口VGA的全称为Video Graphic Array,即显示绘图阵列。在PC行业发展的 初期，VGA以其支持在640X480的较高分辨率下同时显示16种色彩或256种灰 度，同时在320X240分辨率下可以同时显示256种颜色的良好特性得到广泛支 持。后来，厂商们纷纷在VGA基础上加以扩充，如将显存提高至1M并使其支持更高分辨率如800X600或1024X768,这些扩充的模式

4、就称之为VESA (VideoElectronics Standards Association,视频电子标准协会）的 Super VGA 模 式，简称SVGA,现在的显卡和显示器都支持SVGA模式。图4 VGA接口VGA接口就是显卡上输出模拟信号的接口，也叫D-Sub接口。VGA接口是一 种D型接口，上面共有15针空，分成三排，每排五个。VGA接口是显卡上应用 最为广泛的接口类型，绝大多数的显卡都带有此种接口。表1 VGA管脚定义管脚定义1红基色red2绿基色green3必基色blue4地址码ID Bit5自测试（各家定义不同）6红地7绿地8蓝地9保留（各家定义不同）10数字地11地址码12

5、地址码13行同步14场同步15地址码（各家定义不同）通过模拟VGA接口和计算机连接的显示器的工作原理，是计算机内部以数字方 式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R、G、B三原色信 号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备， 如模拟CRT显示器，信号被直接送到相应的处理电路，驱动控制显像管生成图 像。而对于LCD、DLP等数字显示设备，显示设备中需配置相应的A/D（模拟/数 字）转换器，将模拟信号转变为数字信号。在经过D/A和A/D2次转换后，不可 避免地造成了一些图像细节的损失。VGA接口应用于CRT显示器无可厚非，但 用于连接液晶之类的显示设备，则

6、转换过程的图像损失会使显示效果略微下 降。CRT显示器因为设计制造上的原因，只能接受模拟信号输入，也就是我们 为什么在CRT显示器上只看到VGA接口的原因。四、VGA显示接口原理计算机显示器的显示有许多标准，常见的有VGA、SVGA等。本系统采用 FPGA来实现图像显示控制器，这在产品开发设计中有许多实际应用。常见的彩色显示器，一般由CRT （阴极射线管）构成，彩色是由G、R、B （绿：Green,红：Red,蓝：Blue）三基色组成。显示是用逐行扫描的方式解 决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生GRB三基色，合 成一个彩色像素。扫描从屏幕的左上方开始，从左到右，从上到下，进

7、行扫 描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行， 用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预 备下一场的扫描。对于普通的VGA显示器，其引出线共含5个信号：G、R、B：三基色信号； HS ：行同步信号；VS ：场同步信号。对于5个信号的时序驱动，对于VGA显示器要严格遵循“VGA工业标准二 即 640 x480 x60Hz模式。通常我们用的显示器都满足工业标准，因此我们设计VGA 控制器时要参考显示器的技术规格。图5是VGA行扫描、场扫描的时序图：dclkm1VHif17

8、1rLrLru1 2 3639图5 VGA行扫描、场扫描时序图图像模式行时序依）帧时序（lines）AbcdabcdIO24x768XGA(75Ik)1.22.21390.232876811024x768XCA(60Hz)2.12.515.80.46297683800 x600SVCA(60H23.22.22091.04236001640 x480VGA(75Hz2.03.82030.53164801表2 VGA参考时序设计VGA工业标准所要求的频率：时钟频率（Clock frequency）：（像素输出的频率）；行频（Line frequency） : 31469Hz ；场频（Field f

9、requency）：（每秒图像刷新频率）。五、FPGA的设计实现设计VGA图像显示控制需要注意两个问题：一个是时序的驱动，这是完成 设计的关键，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器；另一 个是VGA信号的电平驱动。显示控制器设计提示：显示器的技术规格提供的行频一般都满足在30- 45KHz （保守数据），场频一般满足在50-75HZ （保守数据），针对以上保守数 据，我们以30KHz的行频进行扫描时所需时钟频率为：30KHzx800 （行周期） 二24MHz，则场频为：30KHZ-525 （场周期）=,针对实验箱的条件，可以用12MHz 的信号经过倍频（EP1K30QC208-2

10、芯片特有的功能，在MaxPlusII软件中调用 参数可设置兆功能元件库megjlpm的CLKL0CK元件来倍频）来产生24MHz的时 钟频率，参考设计的顶层文件如下图所示：CLOCK8OOST=2INPUT FREQUENCY=24-vgadot45|；CLKLOCKT蛇口：wuclrHSSY5CLKUSRESETRMDGBVQACORE碧吗= h$加血27严打 1、VS ；vgadott128乎迎1-1 ryg3dot122:output-g -vgadot125 -vgadot126ygadot1$3md I ；图接口实现顶视图VGACORE模块包含了扫描时序产生模块、图像描述模块。时序产

11、生模块的设计可参考图5所示来设计，图像描述模块主要通过640 x480个像素点来描述 图像。如本项设计的彩条信号发生器可通过图像描述模块产生如下表所示的3 种显示模式，共6种显示变化的图像口表3 VGA图形编码1行彩条1白黄青绿品红蓝黑2：黑蓝红品绿青黄白2竖彩条1白黄青绿品红蓝黑2：黑蓝红品绿青黄白3棋盘格1棋盘格显示模式12 ：棋盘格显示模式2上表颜色对应的编码为：表4 VGA颜色编码颜色黑蓝红品绿青黄白G00001111R00110011B01010101在设计完彩条信号发生器的基础上很容易完成汉字/图像的设计。由于本设 计是对视频数据进行处理，用普通的设计方法（不使用专用芯片），在单芯

12、片 上实现是不可思议的，而在此用FPGA设计，轻松地达到了面积和速度上的要 求。六、程序及仿真（一）、管脚分配本设计采用主板上的VGA接口实脸模式：模式5时钟及控制elkpin_29clock9实险要求采用12M的时钟rstpin_240键8,低电平有效，作为使能信号MD pin_233键1,模式选择信号，共有6种模式显示器输出 TOC o 1-5 h z Rpin_180PI029Gpin_181PI030Bpin_182PI031HSpin83PI032VSpin_185PI034（二）、彩条发生器程序实现及仿真1、主程序modu le vga(c 1 k_25 m ,rst_n,25m2

13、5m25m25m25m25m25m25m25mlk_25m (t_clk_25m), , hsync(t_hsync), rst_n(t_rst_n), vga-rgb(t_vga_rgb), , vsync (t_vsync),.MD (t_MD)；initialbegint elk 25m=0;t rst n=l;t)MD=O;#20;t rst n=0;850;t rst n=l;$display(Running testbench);# $stop;endalways # t_clk_25nFt_clk_25m;always #200 t_MD=endmodule3、仿真波形(三)、字

14、符显示程序及仿真1、主程序timescale Ins/ Ipsmodule vga_char( clk_25m,rst_n,25m25m25m25m25m25m25m77c25mlf25m25mlk_25m(t_clk_25m), .hsync(t_hsync),rst_n(t_rst_n),vga_b(t_vga_b),vga_g(t_vga_g),vga_r(t_vga_r),.vsync(t_vsync);initialbegint_clk_25m=0;t rst n=l;#20;t rst n=0;#50;t rst n=l;Sdisplay(MRunning testbench11);#1000 $stop;endalways # t_clk_25m=t_clk_25m;endmodule3、仿真波形六、总结在本次课程