微机原理及应用：第三章存储器

1、微机原理及应用第三章 存 储 器第一节 存储器的分类除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）辅存（外存）按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失详细分类，请看图示半导体存储器只读存储器 （ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM） 非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM）电擦除可编程R

2、OM（EEPROM）详细展开，注意对比一、RAM分类组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失二、ROM分类掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除三、半导体存储器芯片的结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS 存储体存储器芯片的主要

3、部分，用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片，控制读写操作 存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量2MN存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 示例 地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构 片选和读写控制逻辑片选端CS或CE有效时，可以对该芯片进行

4、读写操作输出OE控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线第二节 随机存取存储器静态RAMSRAM 2114SRAM 6264动态RAMDRAM 2116DRAM 2164一、静态随机存取存储器SRAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址SRAM芯片2114存储容量为1024418个引脚：10根地址线A9A04根数据线I/O4I/O1片选CS读写WE1

5、23456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND功能SRAM芯片6264存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选CS1、CS2读写WE、OE功能+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615二、动态随机存取存储器DRAMDRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进

6、行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址DRAM芯片2116存储容量为16K116个引脚：7根地址线A6A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS列地址选通CAS读写控制WEVBBDINWERASA0A1A2VDDVSSCASDOUTA6A3A4A5VCC12345678161514131211109存储地址需要分两批传送行地址选通信号RAS有效，开始传送行地址随后，列地址选通信号CAS有效，传送列

7、地址，CAS相当于片选信号读写信号WE读有效数据从DOUT引脚输出或输入DRAM 2116的刷新采用“仅行地址有效”方法刷新行地址选通RAS有效，传送行地址列地址选通CAS无效，没有列地址芯片内部实现一行存储单元的刷新没有数据从输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新DRAM芯片2164存储容量为64K116个引脚：8根地址线A7A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS列地址选通CAS读写控制WENCDINWERASA0A2A1GNDVSSCASDOUTA6A3A4A5A712345678161514131211109第三节 只读存储器EPRO

8、MEPROM 2716EPROM 2764EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1编程就是将某些单元写入信息0EPROM芯片2716存储容量为2K824个引脚：11根地址线A10A08根数据线DO7DO0片选/编程CE/PGM读写OE编程电压VPP功能VDDA8A9VPPOEA10CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片

9、2764存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选CE编程PGM读写OE编程电压VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615第四节 半导体存储器与CPU的连接这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口一、存储芯片与CPU的连接存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线1.存储芯片数据线的处理若芯片的数据线正好8根：

10、一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”位扩充2114（1）A9A0I/O4I/O1片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”用10241位的芯片组成1K RAM的方框图2.存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”片内译码A9A0存储

11、芯片000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范围（16进制）A9A03.存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现这种扩充简称为“地址扩充”或“字扩充”地址扩充（字扩充）片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000片选端常有效A19A15A14A0 全0全1D7D02

12、7256EPROMA14A0CE令芯片（组）的片选端常有效不与系统的高位地址线发生联系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”地址重复一个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”例如：00000H07FFFH选取的原则：高位地址全为0的地址高位地址译码才更好 译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器74LS139常用的3:8译码器74LS138常用的4:1

13、6译码器74LS154 全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A16A15A14 A13 局部译码只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址

14、（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费示例局部译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址123410101010000001010011全0全1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会

15、出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址121 00 1全0全1全0全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/M信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降

16、低功耗的作用4. 存储芯片的读写控制芯片OE与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片二、存储芯片与CPU的配合存储芯片与CPU总线的连接，还有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合用2114芯片组成4K RAM线选译码结构图线选方式地址分布A15 A14 A13 A12 A11 A10地址分布0 0 1 1 1 0第一组： 3800H3BFFH0 0 1 1 0 1第

17、二组： 3400H07FFH0 0 1 0 1 1第三组： 2C00H2FFFH0 0 0 1 1 1第四组： 1C00H1FFFH结束32K8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图SRAM 2114的功能工作方式CSWEI/O4I/O1未选中读操作写操作10010高阻输出输入SRAM 6264的功能工作方式CS1CS2WEOED7D0未选中未选中读操作写操作1000111001高阻高阻输出输入EPROM 2716的功能工作方式CE/PGMOEVCCVPPDO7DO0待用15V5V高阻读出005V5V输出读出禁止015V5V高阻编程写入正脉冲15V25V输入编程校验005V25V输出编程禁止015V25V高阻EPROM 2764的功能工作方式CEOEPGMA9VPPDO7DO0读出0015V输出读出禁止0115V高阻待用15V高阻Intel标识001