电子创新试验室

1、ost-at-2013-03-24厅p设备名称详细技术指标简介1SICElab-G 2200开放 式综合实 验室1、支持CPU MCS5保歹限 使用电源：AC 220V/50Hz , DC +5V/3A + 12V/1A、 12V/0.5A(开关电源，已内置)。环境温度： 10CS46C。2、具有仿真、编程、实验、脱机运行功能于一体，既可彼此间组合使用，也可独立使用，以满足学校既能开出验证性实验又能 开出设计性实验，还应满足毕业设计、电子竞赛、教师科研、创新实验室所需，做到一机多用。3、所有模块均需具有自检测功能，所有的总线 /IO/电源均需具有过流、反压保护措施。4、具后可靠的 ISP 下载

2、接口及下载工具，至少应能对 AT89S51/52/53、AT89S8252 AT90S8515 ATmega8/16/162, ALTERA勺 CPLD/FPGA口： 7128、1K30 1K100等进行编程。5、双电路控制的可完全开放的键盘、 显示电路，既可满足实验过程中的输入数据、 输出显示需要，又可满足由8155 8255、8279、 ZLG7290?芯片控制键盘显示实验所需；6、CPl有管脚以自锁进插孔引出，设计有“自由实验”模块组，可进行芯片级的完全接线式实验，板上模块、扩展模块、“自由实验”模块之间可进行灵活的组合同时又能成为一个独立的应用系统。7、集成以下新型实用模块：1路USB

3、1.0驱动电路和接口， 16X16点阵LED广告屏，128X 64点阵LCD奠块,16X2字符式液晶 模块，串行E2PROM 24C02,串行时钟DS1302用行模数转换 TLC549用行数模转换 TLC5615 电机闭环控制电路， RS485 通讯模块，接触式IC卡模块，8、集成以下传感器模块：温度传感器、压力传感器、霍尔开关传感器、红外线发射接收9、集成以下传统实验模块：AD0809#彳TAD; DAC0832彳T DA步进电机；直流电机；8255扩展；音频驱动电路；74LS138译 码器；74LS373锁存电路；8个拔动开关；8个LED发光二极管；4X6键盘，矩阵方式也可接成直读方式，行

4、扫描、列扫描开放；6个8段数码管，段码口、位码口开放；可 2路电位器电压调节电路；信号发生器、信号分频器、逻辑笔。10、集成以下接口电路：RS232 /RS485接口、通用打印机接口、 128X64点阵LCD8口、16X 2字符LCD#口、US眼口、2组 供自检测使用的接口11、提供详尽的使用手册、实验手册；提供配套的实验例程源程序( ASM51 C51);提供波特率计算软件、汉字取模软件、用口监听软件、US端听软件等各种工具软件；提供产品维护手册；提供产品各模块的原理图；提供免费培训服务。post-at-2013-03-24post-at-2013-03-24仿真器：1、具有完全自主版权的硬

5、件和软件。USB通信接口。支持至少40个厂家的MCS5核单片机的仿真开发，包括增强的 A/D、D/A、 EXTRAMEEPRQMI2C、SPI、PCA ISP、PWM双 UART 双 DPTRf 门狗、CAN USB Lin 和 P4、PS 、Pn功能。2、保护措施完善，设计技术成熟，能保证仿真需长时间运行稳定可靠。3、自动识别用户CPU自动检测用户板工作电压。4、可程控时钟，频率范围 2K-100MHz5、内置仿真头，仿真接口与真实芯片大小相等。仿真频率50MHZ6、“双CPU架构方式设计，无条件任意硬件断点，无限止夭折处理功能，完全不占用户资源。支持P0, P2口的IO 口方式和总线方式且

6、可时分复用。7、提供基于 WINDOWS95/98/2000/XP/ME统下的具有自主版权的一体化集成环境，同时可无缝支持Keil Uv2/Uv3 C51 的仿真调试。支持ASM C语言及多模块混合源程序调试。8、具肩对包括 T0、T1、INT0、INT1、TXD/RXD P0-P3在内CPL的模拟调试能力。扩展模板：1、常用电路模板：可进行555实验、PWMS验；提供2组与门、非门、或门电路；提供 LM324四运放，可搭建各种运放电路。2、CAN总线与以太网模板：CAN总线米用PHLIPS SJA1000提供独立接口 ；以太网米用 RTL8019As提供带变压器的接口。3、语音录放/VF/F

7、V转换模板：语音录放米用ISD1420,带麦克风和喇叭；VF/FV米用LM3314、12位模数转换模板：转换芯片采用 AD574提供8路通道。2KX-DN8 电 子创新实 验系统平 台自从1994年的第一届全国大学生电子设计竞赛至今，参赛的学校的数量、竞赛的规模、竞赛形式类型以及受重视的程度都在不断扩大和提高。这与大学生的培养目标、人才市场的需求和就业形势等因素是密切相关的。显然，电子系统设计技能的提高不是一个抽象的概念，培养卓越工程师也不是一句空话，它必须与当前电子产品市场需求和人 才市场需求这两个因素紧密相连。这就是说，电子设计技能培训的内容应该与这两个因素挂钩，而不是仅仅通过学学焊接、画

8、 画PCBfe,或用单片机及74系列器件设计某个功能模块来提高所谓的“动手能力”。能为学生的就业与深造提供强大资本的电子设计能力及自主创新能力必须来自合理实验内容的安排和符合现代电子技术发展的 技能培训。它们必须包含这样的内容：具有培养自主创新精神和拥有自主知识产权系统设计能力训练。例如用一个传统单片机完成一项设 计、用一个现成的蓝牙完成一项应用设计、用一个US喘件完成一项数据通信设计、利用 ARMS成一项系统设计等等。尽管这post-at-2013-03-24post-at-2013-03-24些系统设计的技能也重要，但是都是基于现成电路器件完成的，设叱只能说是被动应用了别人知识产权来完成设

9、计，是一种 非自主性设计。至少，这类设计谈不上拥有自主知识产权。因而仅这些技能在个人的可持续发展及就业口径上就有了先天的限 制。从传统的非自主性系统设计能力向自主性设计能力培养转化和发廿分重要。从最近几届电子设计竞赛的赛题中也能看到 这种转向。诸如EDA单片机、DSR SOP曲传统实验平台多数是整体结构型的，虽也可完成多种类型实验，但由于整体结构不可变动， 故实验项目和类型是预先设定的、固定的，很难有自主发挥的余地；学生的创新思想与创新设计如果与实验系统的结构不吻合， 便无法在此平台上获得验证；同样，教师若有新的联系教学实际的实验项目，也无法融入固定结构的实验系统供学生实验。因 止匕，此类实验

10、平台不具备可持续发展的潜力，没有自我更新和随需要升级的能力，用几年后只能被淘汰。模块自由组合型创新设计综合实验开发系统很好地解决了这些问题，因此成为高校目前十分流行的实践平台，特点有：由于系统的各实验功能模块可自由组合、增减，故不仅可实现的实验项目多，类型广，更重要的是很容易实现形式多样的创新设计；由于各类实验模块功能集中，结构经典，接口灵活，对于任何一项具体实验设计都能给学生独立系统设计的体验，包括脱 曷系统平口，面对不同的专业特点，不同的实践要求和不同的教学对象，教师，甚至学生自己可以动手为此平台开发增加新的实验和创新设计模块；由于系统上的各接口，以及插件模块的接口都是统一标准的，康芯提供

11、所有接口电路，因此此系统可以通过增加相应的模块而随时升级；康芯的KX-DNS模块化综合创新实验开发系统的课程/实验设计类型有以下9类：EDAK术系列实验。配套教材2、4。如教材1含60多个经典和创新实验与设计项目，多数含源程序演示示例。SOP跋术系列实验。配套教材7。含基于Cyclonelll等FPGA勺SOP改验，包括源程序演示示例。单片机技术系列实验。配套教材3。可完成许多传统和现代的单片机实验，特别包括与FPG底口的实用系统设计实验项目。基于单片机IP核的SOCt上系统设计系列实验。配套教材3。基于FPGAM件平台的8051核系统设计，含源程序演示不例。数字电路系列实验。配套教材5。含数

12、十相关实验，特别是基于 QuartusII原理图和FPGA勺数字电路实验。基于DSP Builder和MATLAB勺DSPg列实验。配套教材2。数十个基于 DSP Builder和MATLAB勺硬件DSP系列实验设计项目。计算机组成与设计系列实验。配套教材1。基于配备的大规模FPG母口各类接口设备，成为计算机组成与设计创新实验的最好选 择。微机原理与接口技术系列实验。配套教材 6。基于大规模FPG母口各类接口设备、在一单片中能完成微机接口所有创新实验。post-at-2013-03-24post-at-2013-03-24电子设计竞赛系列项目开发训练。作为电子设计训练平台，以其极大的灵活性和实

13、用性，比传统固定结构的实验系统更能胜任 此项任务。（1） KX-DNffi特色与优势：该实验开发系统的最大特色是，由针对不同实验开发目标的各类功能模块组成。每一个模块可以在实验系统上完成各类设 计，也可脱离实验系统单独完成功能，使实验者育旨从中体会和获得实际工程开发完整经历。可以根据实验需要和电子设计训练 科目分别完成各功能模块的实验与自主开发、也可将不同模块组合成一个大系统进行综合设计开发，培养学生的自主性综合实 验开发能力，以及拥有自主知识产权的系统和片上系统设计开发能力。本系统提供的专业CPUIP核、各类功能IP核以及基于大规模FPGA（Cyclonelll系列）的可自主配置重构型 DD

14、附数信号 发生器是培养自主创新设计能力的重要电子系统设计训练平台。KX_DN系统包含的实验开发模块如下：模氏1: MCS-5曲片机模块。可对AT89S51 AT89S52 AT89S825等单片机进行实验开发，可对不同模块进行编程控制（配 STC89S51模块2: FPGA真块可运行单片机IP核的FPGA真块。CycloneIII EP3c55F484（484脚BGA寸装），内部资源极其丰富：5万6千个逻辑宏单元、240万RAM bit;其他内部资源和技术 指标好于EP3C40接口器件有32MB SDRAM1GW彳T Flash、2M用彳T Flash 16M配置Flash、1/2GB SD卡

15、；此系统能运行完整 的8086散机SOCt上系统，其内部SRA睢放下BIOS启动ROM显示缓存、PS2g存等，能启动MS-DOSS作系统，在VGA示器 上用PS2a盘能完成MS-DO命令和WINDOWS运行传统软件，如TURBO C QBASI曲等。为SOCt上系统的学习与创新设计提 供了绝好的平台。提供多种IP核：32位NiosII核、20MHzt源晶振等。包含8051/52 IP核。提供商业级全兼容MCS-5隼片机 IP核。利用此核，实验者可以实现传统单片机实验系统无法达到的SOC什上系统）设计。即将单片机CPU RAM ROMW及其它各类接口电路模块设计在同一片 FPGA。此类技术对于对

16、于面向高新技术企业的就业十分必要。8088、8086 CPUP核。8255AIP核模块；8255A IP 核（I/O 接口）； 8253/8254 IP 核（定时器）；8250 IP 核（UART串行通信）；8237 IP 核（DMA空制器）；8259 IP 核（可编程中断控制器），以及基于FPGA勺RAM/ROM、锁相环核等。这些IP核与8088CPUR相结合就能在单片FPGA构成一 个微机系统，从而学习到实用的 SOCS计工程技术。FPG9的8088核与MCS-3隼片机核及其中的各种模块和核都能与以下各模 块结合，实现不同类型的实验开发。模块3:点阵型液晶显示屏。128X64夜晶显示屏，含

17、清华大学学生在此系统上利用FPG好的IP核及液晶显示屏完成的自主设计实验演示项目（俄罗斯方块游戏）、或用单片机控制液晶显示实验。post-at-2013-03-24post-at-2013-03-24此模块有两个输入端口，一个端口可以直接与 FPGN目接，通过这种方式可以学习数字逻辑直接控制点阵液晶的显示，这有 一定的挑战性；另一端口是 FPGAS过一片单片机控制液晶（此模块含义单片机），可以通过这个接口完成一些实验，还能通过 这个接口显示计算机组成原理设计项目的一些实验结果。模块4：字符型液晶显示屏。4行X 20字液晶显示屏幕，此液晶显示屏可作为实验模块，同时兼实验系统上的DDSB数信号发生

18、器工作显示屏。模块5: A/D与D/A模块。A/D是0809、D/A是双通道DAC0832故能实现移相信号发生器、里萨如图形信号发生器、存储示 波器、逻辑分析仪等电路模型的设计实验。模块6: SD+PS2+RS232+VGAS接口模块。含VGA!示接口、PS/2鼠标键盘接口、RS232I行通信接口、S吓接口。可用 FPGA!行图像设计和通信模块7:电机模块。含直流电机和步进电机，控制电路，红外转速计数电路等，可完成PWM6制转速等实验。模块8:无线遥控编码收发+数字温度测控模块。无线编码收发，可键控或单片机控制，2272和2262系列器件担任编译码， 315MFSK调制，PT227编码接受，P

19、T226编码发射，不同天线对应不同通信距离，单片机或FPGAT控进行编码实验。数字温度传感器是 DS18B20模块9: 4个数码管扫描、7段控制显示，加语音采样、处理和立体声输出模块。模块10:串行静态显示模块。7数码管用行静态显示模块，可用于串行显示的实验。模块11: HEX#码显示模块。6位16进制译码数码显示。适合于基于 FPGA勺CPL验。模块12: 4X4键盘和单脉冲8键键盘模块，学习用单片机对键盘扫描实验，或 FPGA寸单脉冲按键实验，完成消抖动实验。模块13： USB!信实验开发模块，可对PC和FPGA!信。模块14:继电器+CANK、线+RS485I口模块模块 15: SRAM

20、+EPROM模块模块16:双串行存储器+逻辑笔设计模块模块17：看门狗定时器+时钟日历模块模块18: 4X4键盘，可作为一般实验用，也可作为配套的 DDSS数信号发生器使用。模块19: DD戮块。含isp单片机AT89S8253,MCS雕容单片机，12KB isp可编程Flash ROM, 2KB ispEEPROM 10万次烧 写周期；2.7-5.5V工作电压；0-24MHZ工作时钟；可编程看门狗；增强型 SPI串口，9个中断源等；EP1C3T144 FPGAEPCS配 置Flash、超高速DAC5651化限180MHz） 260MHzS高速运放等。此模块可以 DDS8数信号发生器主控模块，

21、也可作为一个独立 的自主设计模块、使用高速 DACffi运放等器件完成各种不同自主创新型设计实验。既可用作功能强大的全数字型DDS函数信号post-at-2013-03-24post-at-2013-03-24发生器，同时也可作为EDA/DS朦统及专业级DDSB数信号发生器设计开发板。作为 DDSH数发生器的功能主要包括：等精度频率计，扫频信号源，移相信号发生，里萨如图信号发生，方波/三角波/锯齿波和任意波形发生器，以及AM/PM/FM/FSK/ASK/FP 等各类调制信号发生器。模块20:以太网口模块。在以上KX_DN5基础上增加如下模块：模块21ProGin SR879600 GPSS验开

22、发模块。可用普通单片机控制显示，也可用 FPG即的单片机IP核，或8088核进行控制。模块22超高速A/D、D/A模块。含180MHz专换时钟率双路高速10位DAC 50MHz|通道高速8位ADC 300MHz速运放等。模块23800X480字TFT彩屏。模块2416位高分辨率ADC ADS1100 1限块，高分辨率ADC奠块。含ADS1100 1的高分辨率ADC低功耗、自动校正功能，I2C 串行接口。模块25高速12位SPI串行ADC TLV254模块，高速12位SPI串行ADC TLV254模块，200ksps, SPI接口；体积小功耗低，无需 高压电源。FPGAF 口单片机都能将其作为接

23、口扩展器件。模块26双通道10位QSPI/SPI/DSP串行接口高速 DACTLV563减块，DACTLV5637,双通道10位QSPI/SPI/DSP串行接口高速 DAC 片内可编程参考电压，可编程转换速率控制。此模块更适用于基于FPGA勺DSPK块设计开发。模块2732位二进制译码显示模块，即含8个数码管，分别译码显示8个16进制（包括BCD）输入数据。模块2832位二进制数输出/显示数控模块，即含8个数码管，分别显示输入FPGA32位数据。KX_DN系统还包含如卜，具性功能模块：KX_USB-Blaster2型双功能编程器：（1）USB-Blaster编程下载功能（支持AS PS JTA

24、GO）:1、对FPGA/CPL进行配置或 编程；2、对配置器件EPCS斓程；3、访问和编辑FPG秋部RAM 4、调试Nios2 ,完成SOP段计；5、支持SignalTapII嵌入 式逻辑分析仪。（2）USB到UARTI行通彳而换：1、通过USBt FPG的行通信，实现PC与FPGA勺串行通信，且无需 RS23班平转换；2、 通过USBf单片机的用彳T通信，实现 PC与通用单片机的UARW行通信；3、通过USB寸STC等系列单片机进行直接编程开发， 无需电平转换。ByteBlasterMV 编程器一个（可对isp单片机编程）。5功能智能逻辑笔：可显示高电平、低电平、中电平、高阻态、脉冲信号。注

25、意启“高阻态”测试功能。独立的标准时钟频率20个。20MHZ-0.5HZ电源有自动保护的 +5V, +12V -12V、+3.3V、2.5V+、1.2V。Kpost-at-2013-03-24post-at-2013-03-248个LED放光二级管，8个乒乓开关。KX_DNK统部分实验一针对HDL&计的EDA本实验与设计实验1-1 .计数器设计实验4-2.多路选择器设计实验1-3. 8位全加器设计实验4-4.原理图输入法设计频率计实验1-5.十六进制7段数码显示译码器设计实验1-6 数码扫描显示电路设计实验1-7 半整数与奇数分频器设计实验1-8 模可控计数器设计实验1-9 VGA彩条信号显示

26、控制电路设计实验1-10 移位相加型8位硬件乘法器设计实验1-11 移位寄存器设计实验1-12 串行静态显示控制电路设计1.2针对LPM宏模块应用的EDA实验与设计实验1-13.查表式硬件运算器设计实验1-14.正弦信号发生器设计实验1-15.八位数码显示频率计设计实验1-16.简易逻辑分析仪设计实验1-17. DDS正弦信号发生器设计实验1-18.移相信号发生器设计实验1-19. 4X4阵列键盘键信号检测电路设计实验1-20. VGA简单图像显示控制模块设计实验1-21 SPWM脉宽调制控制系统设计实验1-22基于 DESK据加密标准的加解密系统设计实验1-23线性反馈移位寄存器设计实验1-

27、24 步进电机细分控制电路设计实验1-25 基于 FT245BM勺USB!信控制模块设计post-at-2013-03-24post-at-2013-03-24实验1-26 直流电机综合测控系统设计实验1-27 VGA动画图像显示控制电路设计实验1-28 AM幅度调制信号发生器设计1.3 针对状态机应用的ED阳验与设计实验1-29序列检测器设计实验1-30 ADC采样控制电路设计实验1-31数据采集模块设计实验1-32五功能智能逻辑笔设计实验1-33 比较器加DACS件实现ADC专换功能电路设计实验1-34 通用异步收发器UARTS计实验1-35 点阵型与字符型液晶显示器驱动控制电路设计实验1

28、-36 串行ADC/DA器制电路设计实验1-37 硬件消抖动电路设计实验1-38 数字彩色液晶显示控制电路设计实验1-39 状态机控制用/并转换8数码静态显示电路设计实验1-40 基于CPLD勺FPGA PS奠式编程配置控制电路设计实验1-41 基于FPGA勺红外双向通信电路设计1.4 EDA综合实验与设计实验1-42 乐曲硬件演奏电路设计实验1-43正交幅度调制与解调系统实现实验1-44 基于UARW 口控制的模型电子琴设计实验1-45 基于M9K RAMS LPMS位寄存器设计实验1-46单片全数字型DDSB数信号发生器综合设计实验1-47 乒乓球游戏电路设计实验1-48 PS2键盘控制模

29、型电子琴电路设计实验1-49 GPS应用的通信电路设计实验1-50 在 ModelSim上进行 4位计数器仿真post-at-2013-03-24post-at-2013-03-24实验1-51 在ModelSim上进行16位累加器设计仿真二SOPC验与设计实验2-1 基于SOPC勺多功能数字钟设计实验2-2 彩色液晶显示控制电路设计实验2-3 基于Nios II的直流电机控制实验2-4自定制硬件乘法器实验2-5 硬件乐曲演播系统设计实验2-6 基于UART勺I2C总线传输实验2-7 基于Nios II的等精度频率计设计三单片机系统综合实验3.1 单片机基本实验实验3-1 .存储器块清零程序设

30、计实验3-2 二进制到BCD专换程序设计实验3-3 十六进制到ASCII码转换程序设计实验3-4 存储块移动程序设计实验3-5 多分支程序实验3-6数据排序程序设计实验3-7 P1 口输入、输出实验实验3-8 交通灯控制（软件延时法）实验3-9 交通灯控制（定时器延时法）.实验3-10 计数器应用实验实验3-11 外部中断实验实验3-12 定时器实验1 （P1 口状态取反）实验3-13 定时器输出PW侦验实验3-14 外部中断实验3.2 单片机扩展和接口实验与设计post-at-2013-03-24post-at-2013-03-24实验3-15 单片机用口扩展实验3-16 键盘与液晶显示控制

31、实验3-17单片机串行通信和红外双向通信实验3-18 单片机扩展X50451门狗器件实验3-19 单片机扩展DS1302寸钟/日历器件实验3-20 SPI串行DAC TLV563与单片机的接口实验3-21 用行精密ADCADS1100f单片机的接口实验3-22 用行高速ADCADS7816f单片机的接口实验3-23 高速微功耗用行ADCS4TLV254也单片机的接口实验3-24 双通道A/D转换芯片ADC083否单片机的接口实验3-25高速同步10位串行A/D转换器与单片机的接口四单片机扩展FPG%合实验与设计实验4-1 单片机串行扩展FPG麻统设计实验4-2 单片机数据交换FPGAT展电路设

32、计实验4-3 扩展外部数据存储器的单片机与 FPGAT展系统设计实验4-4 四通道PWMF号发生器及其单片机控制系统设计实验4-5 移相信号发生器的FPGAf单片机扩展系统设计.实验4-6 里萨如图波形发生器的单片机与 FPGAT展系统设计.实验4-7 数字电压表FPGAI片机的系统设计实验4-8 数字频率计与单片机串行通信接口功能设计实验4-9 直流电机测控单片机与FPGAT展系统设计实验4-10 等精度频率/脉宽/占空比/相位多功能测试仪设计五基于单片机IP核的FPGAt上系统SOCS计.实验5-1 .单片机用口扩展FPGAt上系统SOCS计实验5-2 .扩展外部数据存储器的FPGAI片系

33、统设计实验5-3.四通道PWMF号发生器及单片系统设计实验5-4.移相信号发牛器的FPGAt上系统SOCS计post-at-2013-03-24post-at-2013-03-24实验5-5.里萨如图波形发生器的FPGAt上系统设计实验5-6.数字电压表FPGAI片系统SOCK计实验5-7.数字频率计与单片机串行通信接口功能设计实验5-8.直流电机测控FPGAI片系统设计实验5-9.等精度频率计FPGAI片系统设计实验5-10.基于 FPGA勺红外双向通信单片系统设计3GW-PK-2AS -EDA/SOPC 开发实验 系统一、主系统GW48-PK技术指标：.含USB-Blaster JTAG编

34、程下载器，和 Byteblaster II与ByteblasterMV 编程下载器，对 6大FPGA/CPL公司卜载功能和自 动识别功能，及能对/、同公司的 FPGA/CPL邸能实验开发，如 Altera、Xilinx、Lattice 等；.实验系统含对单片机的isp编程下载功能模块和接口；. 0.5Hz-50MHz标准时钟源； 12、5、3.3、2.5、1.8/1.5V 混合电压源；. USB UART PS/2 接口；.含 Multi-task Reconfiguration电路结构；.数字频率计；7含过载保护开关电源；.模拟信号源；部分手动接插线模式，实验方式灵活多变；. PS2键盘、鼠

35、标两接口和 VGAS 口（含大量应用和实验示例）；USB UART8 口。.良好电磁兼容性的SX8200-J高速高密主板；.步进电机，能进行步进细分控制实验（该项实验与设计为机电、自动化专业与电子设计竞赛培训必作项目）；.直流电机，含闭环转速控制系统，光电脉冲计数，提供光电脉冲硬件消抖动设计；. FPGA/CPLDT单片机联合实验开发功能块，特别适合于复杂电子设计及适用于创新型、项目开发和电子设计竞赛培训；. 128X64点阵液晶屏，含显示驱动、控制、负压发生和显示RAM?,可.方便地显示信号波形、汉字、数字等；可设置成FPGA空制单片机，而单片.机控制液晶显示模式；也可有采用 FPGAft接

36、控制液晶显示模式；.可以配/、同规模的适配板，FPGA CPLD或卞g拟EDA（ispPAC）.含ByteblasterMV等多功能编程器，可对各类各公司 FPGA/CPL或isp单片机编程下载及Nios软件调试。post-at-2013-03-24post-at-2013-03-2419 .本实验系统的配套教材是：ED儆术与VHDLED儆术及其应用配套EDAC件平台是QuartusII ;配套硬件平台是Cyclone 系歹FPG二、适配板GWA1C眼术参数Cyclone FPGA 1C6Q240 32万门，两个嵌入式锁相环，LVDS!讯口、239616Bit内嵌可配置型 RAM。8MBFLA

37、SHW 1MB的SRAM用于FPG刖电保护配置器件4MFlash , 10万次重复编程次数、且可兼作软核嵌入式系统数据存 储器；JTAG AS下载口； US眼口 ； PS/2键盘、PS/2鼠标接口；以太网口； RS232串口 1个；全彩色VGA空制模块与接口一个，8色VGAH 一个；SD卡接口，可接1-2GB Flash;512KB SRA叱 VGA示缓存；EPM3032A CPL D20MHz寸钟源（可倍频到 300MHZ 1个；语音采样模块及接口、立体声输出口、MIC模拟输入口；高速时钟口 一个、IO扩展口8051 IP 核接口；超高速双通道DAC及ADCK接口 ；三、适配板ADDAi术参

38、数180MHz专换时钟率双路超高速10位DAC50MHz道超高速8位ADC;300MHzg高速单运放2个；专用时钟输入口三、DDSS数发生器技术参数180MHz专换时钟率双路超高速10位DAC300MHzg高速单运放2个;350MHz输出驱动运放一个Cyclone FPGA 1C3Q144 12 万门掉电保护配置器件1M Flashpost-at-2013-03-24post-at-2013-03-245. isp 单片机 AT89S8253三、实验项目：基础实验1、1位全加器原理图输入及VHD以本输入实验2、优先编码器与7段数码显示16进制译码器设计实验3、有时钟使能的两位十进制计数器 VH

39、DL原理图输入设计实验4、8位串入并出寄存器VHDL原理图输入设计实验5、2选1/4选1多路选择器VHD段计实验6、8包并行预置加法/减法计数器实验7、8位硬件加法器VHD段计实验8、含异步清0和同步时钟使能的4位加法计数器实验9、数控分频器设计实验数码管扫描显示实验用状态机实现序列检测器设计实验LPM宏功能和原理图方式调用实验LPM玄功能和VHDLt本方式调用实验IP核的双口 RAMS计实验IP核的ROMS计实验FPGA勺EABS用实验IP核的FIFO堆栈设计实验软件实验Quartus2软件基本方法MATLABfc件DSPBUILDER 件NIOS 软件post-at-2013-03-24post-at-2013-03-24应用实验、开发实验PWM&号发生器设计实验红绿交通灯控制实验位宽可预置中断处理器设计实验乒乓球游戏设计实验用状态机对ADC的采样控制电路设计实现含有FIFO存储器的A/D采样控制电路设计硬件电子琴电路设计应用LPM-RO感功能块完成的硬件乐曲自动演奏电路实验FPGAS制D/A的波形发生与扫频信号发生器电路设计表决器设计实验移位相加8位硬件乘法器电路设计VG麻条信号显示控制电路设计实验，FPGA空制VGAffl象显示设计PS2 VGA!戏控制器综合设计利用EAB的