考研数字电路试卷试卷汇集

1、-1 -参考试卷（1）期中测验试卷、填空题（20分）（每题4分）十进制数128对应的二进制数是 ,对应8421BCD码是 对应的十六进制数是。拉电流负载是门电路输出为电平时的负载，灌电流负载是门电路输出为 电平时的负载。TTL或门的多余输入端应接电平，或者与有用端 。在C = 0, D = 1时，函数F ACD CD的值为 。右图中的CD = 。二、将下列函数化简为最简与或式。（20分）.用代数法化简Y = AB + AC + ABD +BCD.用卡诺图法化简 Y （A,B ,C）m （0,2,3,7）d（4,6）三、三变量奇校验电路的功能为：当输入奇数个“1”时，输出为1,否则输出为0。试列

2、出其真值表，写出简化逻辑式，并用下列电路实现之。（30分）1）与非门2）四选一数据选择器（74LS1533）三线八线译码器（741LS38和必要的门电路。四、求下列各题的最简与或表达式。（30分）参考试卷（1）-22.A B C Y01 01 01X1 TOC o 1-5 h z HYPERLINK l bookmark58 o Current Document 000 HYPERLINK l bookmark60 o Current Document 001010011100101110111求下图中Y的最简与或式。（8分）生制码 输入瑞便能端参考试卷(1)说明：低难度，内容覆盖110章。-

3、3-参考试卷(2)、填空题(每空1分，共20分). (62 )10 = ()2= (%21BCDiS。.已知函数Y (A,B,C)m(1,3,4,5),可知使Y = 0的输入变量最小项有个.施密特触发器有一个阀值电压，分别称作 和。. D触发器的特性方程为 J-K触发器的特性方程为.将模拟量转换为数字量，采用 转换器，将数字量转换为模拟量，采用转换器。.单稳态触发器有 个稳定状态；多谐振荡器有 个稳定状态。.输出状态不仅取决于该时刻的输入状态，还与电路原先状态有关的逻辑电路，称为 ,输出状态仅取决于该时刻输入状态的逻辑电路，称 . TTL与非门的多余输入端应接 电平，或者与有用输入端。. PL

4、D的基本结构由 阵列、阵列、输入缓冲电路和输入电路构成。. 存储器在断电后数据不会丢失，而 存储器断电后将丢失数据。、单项选择题(每小题2分，共10分)()1.下列电路中不属于PLD的为(A) PROM;(B) ispPLD;(C) ROM;(D) GAL。()2,能把三角波转换为矩形脉冲信号的电路为(A)多谐振荡器；(B) DAC;(C) ADC; (D)施密特触发器。-4-参考试卷(1)3,下图电路，正确的输出波形是CP(A)(B)_rLTLTLn_rL _r L r L_r L(C)4,下图为基本RS触发器，如果Sd Rd 1 ,则Q的状态应为0；1；(C)保持;(D)不定)5,下图为数

5、据选择器构成的函数发生器，具输出逻辑式为Y(A) Y = AB ;(B) Y AB ； TOC o 1-5 h z (C) Y = A;(D) Y = B 。月B为 工 D D? D?IIII0101-5-参考试卷（1）、化简下列函数。(10分)Y AB AC BC B CY(A, B,C,D) m(0,2,5,7,8,9)d(10-15)四、试对应输入波形画出下图中YiM的波形。（设触发器初态为零）（20分）-6-参考试卷（1）(74LS138的译码工C + A B C + A B C五、利用3线一8线译码器74LS138和门电路实现下面的函数。作条件为 STa= 1, S年 ST= 0。）

6、Y = A B C + A B（14 分）CT74LS138并用或非门实现之（12 分）六、已知逻辑函数 Y = AB + AC+ BG用真值表和卡诺图表示之,出状态转换表。（14分）参考试卷（1）七、试用二进制计数器CT74LS161和门电路构成九进制计数器。要求写出设计过程，并列C芭o QQa QJ1TcoCTp CT74LS161CR LD D口 D D； D3T T I II参考试卷(1)说明：中难度，无第8 10章内容。-8-参考试卷(3)、是非题(对打错打“X”。每题2分，共10分)()1.逻辑函数表达式的化简结果是唯一的。()2.多位数加法器可利用半加器通过位数扩展得到。()3.

7、下图电路中，图(a)和图(b)的逻辑功能相同()4.将二个或二个以上的普通TTL与非门的输出端直接相连，可实现线与()5.集成与非门的扇出系数反映了该与非门带同类负载的能力。、填空题(每空1分，共20分).组合逻辑电路的输出状态 取决于同一时刻输入信号的状态，而与电路原来的状态 。.函数 Y 1 1 1 1 1 = 。.使函数Y(A, B,C) AB AC取值为1的最小项有 个。.函数 丫 = CD + C D ，在 C = 0, D = 1 时，输出为 Y = 。.构成一异步2n进制加法计数器需要 个触发器，一般将每个触发器接成 型触发器。如果触发器是上升沿触发翻转的，则将最低触发器CP端与

8、 相连，高位触发器的CP端与 相连。-9-参考试卷(1)()10 = ( 111110 2 = ()6 = (y = ()421BCDS。同步时序逻辑电路中所有触发器的时钟端应 。三态门具有3种输出状态，它们分别是 、。OC门的输出端必须外接上拉 。TTL门的输入端悬空时相当于输入逻辑 ; CMOS门的多余输入端单项选择题(每小题2分，共10分)()1.能使下图输出Y = 1时的A, B取值有(A) 1 种； (B) 2 种；(C) 3 种； (D) 4 种。()2.为实现图示的触发器逻辑功能转换，虚线框中应为(A)与门； (B)非门；(C)或门；(D)异或门。)3.已知某二变量输入逻辑门的输

9、入A、B及输出Y的波形如下，试判断为何种逻辑门的功能(A)与非门；(B)或非门；(C)与门；(D)异或门。_TTT-L_ 5-m_n- y_tl()4.输入为2 kHz矩形脉冲信号时，欲得到500 Hz矩形脉冲信号输出，应采用(A)多谐振荡器；(B)施密特触发器；(C)单稳态触发器；(D)二进制计数器)5.能把2 kHz正弦波转换成2 kHz矩形波的电路是-10参考试卷（1）（A）多谐振荡器；（B）施密特触发器；（C）单稳态触发器；（D）二进制计数器。四、分析图示电路的逻辑功能。要求写出逻辑式，列出真值表，然后说明逻辑功能。（8分）五、试画出四个CP脉冲作用下QiQ3的波形。（设各触发器初态为

10、零）（10分）%C1ID-11-参考试卷（1）六、试用8选1数据选择器实现函数Y = ABC 。（12分）OENMUXAD D Dg D$ D D?七、化简下列逻辑函数。（10分）Y A B ABC ACY(A,B,C,D) m(0,1,2,4,5,8,10)d(7,11,12,13,1415)参考试卷（1）CT74LS160的功能表八、试分别利用十进制计数器CT74LS160的异步置0和同步置数功能构成八进制计数器。输入输出Cr Ld CTP CTtCP D3 D2 D1 D0Q3 Q2 Q1 Q0CO0 X X XX X X X X0 0 0 0011 10 X Xt d3 d2 d1 d

11、0d3 d 2 d1 c01111f x X X X计数CO=Q3Qc1 ：10 XX X X X X保持1 1 x 0X X X X X保持0仃5 Qi Q2 Qi CTcobp CT74LS160CR LD D口 D2D3-13参考试卷（1）九、指出下图构成什么电路？定性画出其输出波形，并计算其输出频率。（6分）0+12V1 UF = C0 %-14参考试卷（1）说明：中难度，覆盖第1 10章。参考试卷（4）、是非题（对打错打“X”。每题2分，共10分）（）1. GAL不需要编程器就可写入JEDEL文件。（）2.具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数

12、器。（）3.译码器和数据选择器都属于组合逻辑电路，但后者可用作函数发生器，而前者不能。)4. ispPLD和FPGA都是高密度PLD）5.组合逻辑电路的基本单元电路是门电路和触发器。、填空题（每空1分，共20分）1.右图电路的输出为2.右图为某函数的卡诺图,其最简与或式为最简与非式为3.右图中的CD =4.某单稳态触发器在无外触发信号时输出为0态,-15参考试卷(1)在外加触发信号时，输出跳变为1态，因此, 其稳态为 态,暂稳态为 态.数制转换：(31 )0 = ( )2 , ( 10010012) = ( )10。.右图中，当rd 5 = 01时，Q = ,屈Y当 Rd Sd=11 时，Q

13、=_e -0该触发器的约束条件为 0CMOS门电路的闲置输入端不能 ,对于与门应当接到 电平， 对于或门应当接到 电平。在工作时只能读出信息，而不能写入信息；而 在工作时可以存入信息，也能读出信息。Intel 2716 EPROM是8位存储器，它有2K字，因此，其存储容量为 KBit ,其中 1K = 。晶体三极管作为电子开关时，其工作状态必须为 状态或 状态。三、单项选择题(每小题2分，共10分)()1.右图中：已知发光二极管的正向压降Ud= 1.7V,参考工作电流Id= 10mA,TTL门输出的高低电平分别为Uoh= 3.6V, Uol= 0.3V,允许的灌电流和拉电流分别为Iol= 15

14、mA, Ioh = 10mA 则电阻R应选择(A) 100 Q;(B) 510 Q;(C) 2.2 kQ ;(D) 300 Q。()2.可用于总线结构进行分时传输的门电路是(A)异或门；(B)同或门；(C) OC门；(D)三态门)3.要将正弦波转换为同频率的方波，应采用参考试卷（1）-16(A) DAC;（B） ADC;（C）施密特触发器；（D） JK触发器。）4.图示为二输入逻辑门的输入A、B和输出Y的波形，则该逻辑门是（A）与非门； （B）同或门；（C）异或门； （D）或非门。）5.下列电路中，不属于时序逻辑电路的是LO-UTUJl_（A）计数器；（B）移位寄存器；（C）译码器；（D）顺序

15、脉冲发生器四、试采用两种方案设计一个三位多数表决电路（无弃权）（1）用最少与非门；（2）用数据选择器。（14分）五、某编码器的真值表如下，试分析其工作情况：（6分）（1）是？ / ?线编码器？（2）编码信号高电平还是低电平有效？（3）编码信号K0 K7间有何约束条件？ （4）当K5信号请求编码时，Y2Y1Y0 = ?扁 / ， 坛埠坛 410010000000000000010010000000000000010010000000000000010YYo000001010011100101110-17参考试卷（1）（设未列出的输入组合不能出现）六、已知CT74LS00的弓I脚图如下，试在图中作

16、适当连接，以实现函数Y AC B （10 分）B直流稳压电源5V输出 12V输出 十 +7111J CT74LS00 & GND七、求下图中Y的最简与或式。（8分）二/制码 输入酒使有埔参考试卷（1）八、画出下图中UO的波形。（4分）0-K5V7cRdTHOUT5555.O % % V I | ITRGND九、试分析下图电路的逻辑功能，并画出其状态转换图和工作波形。（设触发器的初态为零）（8分）So1-I-17CPC1C1IKIK-19参考试卷（1）十、试利用二进制计数器CT74LS161构成七进制计数器。要求写出设计过程，列出状态转换表。（12分）CT74LS161的功能表输入输出Cr Ld

17、CTpCTtCPD3D2D1ID0Q3Q2Q1Q0CO0 xxXXXXXX0000010XXfcbd2d1d0cbd2d1cbCC- CoCcCdCc1111tXXXX计数CO Q3Q2Q IQ0110XXXXr xX保持11X0XXXXX保持0仃伞Q1 Q Q3 TcoCTP CT74LS161CR LD D 口 Dl D2? T I I I I参考试卷(1)-20-说明：高难度，覆盖第1 10章。参考试卷(5)、是非题(对则打错打“X”。每题2分，共10分。)()1.存储容量为32KBit表示存储器有32000个存储单元()2.下图中两电路的逻辑功能相同：3-1号()3. 4位同步二进制加

18、法计数器与4位异步二进制加法计数器的状态转换表不同。()4.已知 AB + C = AB + D,则可得 C = D。()5.模N计数器可用作N分频器。、填空题(每空1分，共20分).数码10000111作为自然二进制数时相应的十进制数为 ;作为8421码时相 应的十进制数为，该十进制数对应的自然二进制数为。.逻辑函数的 表达式是唯一的。.门电路输出为 电平时的负载为拉电流负载，输出为 电平时的负载为灌电流负载。1A AMU 1A.右图所示的译码显示电路中，输入-21-参考试卷（1）为8421BCD码。设控制显示信号高电平有效，则La Lb Lc Ld Le Lf Lg =. 一个4位移位寄存

19、器，经过一个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 个时钟脉冲CP后可串行输出4位数码.要组成模15计数器，需要采用 个触发器。.要用n位二进制数为N个对象编码，必须满足 。. 2n选1数据选择器有 位地址码。.存储容量为1024X 4位RAM,其地址线有 条。.当输入模拟电压最大值为+5V时，若采用8位ADC,则其分辨率为.使右图中输出为0的输入变量的取值组合有一种。.设A表示1996年，Bi、B2分别表示6月和2月，C表示1号，则A B1 C表示 ; A B1用C有大。. Y 0 00 = 。J51995个 0. A / D转换一般分为 和 两步完成。、单项选择题（每小题2

20、分，共10分）参考试卷(1-22-()1.已知逻辑函数Y-ABC CD ,可以肯定Y = 0的是A = 0, BC = 1;(B) BC = 1, D = 1;(C) AB = 1, CD =0; (D) C = 1, D = 0。()2.输入A、B和输出Y的波形如图所示，则对应的逻辑门电路是()3.用来鉴别脉冲信号幅度时，应采用(A)稳态触发器；(B)双稳态触发器；(C)多谐振荡器；(D)施密特触发器)4.下图中，正确的输出波形为1 -Uni-lKCP(A) (B) (O-rmrmrLTL jnirrLirrLLrLrLrLMTLTL-23-参考试卷(1)()5.构成同步二进制加法计数器时，

21、下列哪种做法是错误的(A)将各触发器接成T触发器；T0 = 1；(C)T i = Qi-iQi-2 Q0 , ( i = 1, 2,)；(D)CP i = Qi-i , ( i = 1, 2,)。四、某工厂有一台容量为35KW的自备电源，为A、B、C三台用电设备供电，设A、B、C设备的额定功率分别为10KW、20KW、用下面三种方案设一个电源过载报警电(1)用最简于非门电路实现之。(2)用数据选择器CT74LS151实现之,(3)用CT74LS138和门电路实现之。AA422丫0 Yi 丫2 丫3 丫4 丫5 丫6 丫7CT74LS138A0lA1 口 STaI 工丫嬴STb30KW,它们投入

22、运行是随机的组合。试分别 路。(20 分)，丫 i ,r STA -CT74LS151A1参考试卷(1)-24-五、下图为简易门铃电路，设电路中元器件参数合适，R Ri , S为门铃按钮，当按钮按 一下放开后，门铃可响一段时间。(1)指出电路“I”的名称。(2)分析电路在门铃电路中的作用。(3)欲调高铃声的音调，应如何调节？(4)欲延长门铃响的时间，又如何调节？(10分)-25-参考试卷（1）六、试分别用计数状态0000101休口 0100111便现十二进制计数器（可选用的集成计数器为 CT74LS290、CT74LS160 163 （ 15 分）七、试分析下图所示PROM电路的逻辑功能。要求

23、写出标准与或式，列出真值表，并说明逻辑功能。（10分）-26-参考试卷（1）八、卡诺图法化简。（5分）已知，X求F（A,B,C） X Y的最简与或式。参考试卷（1）-27-数字电路一、填空题（20分）1、数字逻辑电路是一种 电路，它的 量和 量之间关系是一种逻辑因果关系。2、一个逻辑函数如果有n个变量，则有 个最小项，对于任一最小项，只有一种变量取值使其值为1。3、6位十进制数用二进制表示，至少需要 17 位。4、在一些复杂的数字系统中，应用三态门输出端,可以实现用一根传输线 传送多路不同的数据或控制信号。5、组合逻辑电路中的竞争是由 引起的，消除险象的常用方法有三种。6、由与非门才成的基本R

24、S触发器，其约束方程为,由或非门构成的基本RS发器，其约束方程为。7、时序逻辑电路按其状态改变是否受同一时种信号控制，可将其分为 和 两种类型。8、用户可编程ROM有、,和 三种类型，其中的编程是一次性的。9、GAL器件电路基本结构形式仍为 ，但由于输出电路作成了可编程 的,故能设置成不同的输出电路结构，有较强的通用性。10、A/D转换器中，为了保证能从取样信号将原来的被取样信号恢复，取样信号频率通常取 输入模拟信号最高频率分量的（）倍。为减少量化误差通常将01V模拟电压信号，采用量化电平=2/15V 的量化方法。二、选择题（20分）：在给出的备选答案中选出一个或多个正确答案，将其标号填入括号

25、内。1、逻辑函数5=人+8和丫二人08 ,两函数F和Y可满足关系（）。 F=G F=G F=GF=G+12、实现六位码a、&、缶4、a5 S6的奇校验电路，要求当奇数个1时，输出F为1,否则F为0,其逻辑表达式F=（2/4/ ）。 1+&+83+&+85+363l（+a2（+a3a4+a50 6-28-参考试卷（1）ai a2-ara4- a5- a6aia2Oa30aKDasQas3、具有约束关系的逻辑函数F （A, B, C, D） =CD （AB） +ABC+ACD,其约束条件为 TOC o 1-5 h z AB+CD=0,则其最简与或表达式为（）。 ABC+ACD+ABD+ABCD B

26、C+BC+AD+AC B+ACD+AC B+AC+AD4、二一十进制译码器74LS42可以驱动七段数码显示器，可以显示出（7）不同的数符。2个7个10个16个5、四位加法器构成的代码变换电路如下所示，若E& E2、Ei、Eo为余3BCD码，则输出端S3、S2、Si、So为（）。二进制数码格雷码2421BCD码8421BCD码6、下列触发器中，（）可作为同步时序逻辑电路的存储元件。基本RS触发器 D触发器JK触发器T触发器7、图示电路采用同步十进制计数器和与非门构成（）计数器。六进制七进制八进制九进制8、应用（）2114RAM （1024X4位）和3线一8线译码器74LS138可以构成一个8KX

27、 8 位的 RAM。4片8片12片16片9、在下图所示的ROM中，通过内部的编程可实现下列函数：Y 3=A2A1A0+A3A2A1Y2=A3A2A1A0+A3A2A1A0Y 1=A3A2A1A0+A3A2A1A0Yt=A3A2+A2A1试问当地址输入A3A2A1A0=1001时，该ROM的输出Y3Y2Y1Y0为（）。 0011 1010 0101 110010、8位数量输入的权电流型D/A转换器DAC0808,典型应用电路如图所示，其输出电压-29-参考试卷（1）可写成（）。三、作图，计算题（20分）1、设下图电路中触发器的初始状态 Qi=Q2=0,输入彳S号及CP端的波形如图中所示试写出两触

28、发器次态方程画出Qi、Q2的波形图2、图示电路是用555定时器组成的开机延时电路。若给定C=25MF, R=91KQ , Vcc=+12V, 试计算常闭开关S断开以后，经过多长的延时时 问，V。才跳变为高电平。四、分析题（20分）1、分析图示逻辑电路；写出输出逻辑函数表达式列写逻辑电路的真值表说明原功能电路设计是否合理，画出用合适的逻辑门电路实现之。2、图示电路中，若两个移位寄存器中的原始数据分别为A3A2A1Ao=1001, B3B2B1Bo=0011, 未加移位CP脉冲时，D触发器Q端的状态为0,试列写出在CPiCP4移位脉冲信号作用时，两寄存器及全加器状态表。-30-参考试卷（1）求出经

29、过4个CP信号后，两个寄存器中的 数据。该电路实现的功能是什么？五、设计题（20分）1、一个优先排队电路，其优先顺序为：A=1时不论B、C、D为何值，W灯亮，其余灯不 亮；A=0, B=1时，不论C、D为何值，X灯亮，其余灯不亮；A=B=0, C=1时，不论D为 何值,Y灯亮，其余灯不亮；A=B=C=0、D=1时，z灯亮，其余灯不亮；A=B=C=D=0寸，所 有灯均不亮，试画出选用ROM实现其功能电路。2、某同步时序逻辑电路有一个输入X和一个输出Z,其状态转换表如下，求出激励函数和输出函数表达式采用可编程器中PLA和T触发器实现该电路功能（画出可编程阵列点阵图的功能电路）-31-参考试卷（1）

30、数字电路一填空：（每题3分，共30分） TOC o 1-5 h z 1、CMOS集成电路的优点是（）。2、若一个二进制数为一1100T,则它的反码为（），补码为（）。3、BCD8421码100001000寸应的十进制数为（），十六进制数F3对应的二进制数为（）。4、某同学有一只TTL异或门（如图1所示），请问若要将它当作反 Ao-F相器使用，A、B端应（）05、某存储器具有8根地址线和16根双向数据线，则该存储器的容量 为（）。6、边沿触发器的次态仅取决于（）时的输入信号的状态，与在这以前或以后的输入信号的变化无关。7、多变量同或运算时，x1 O x2 O-O xn=0：i须 的个数必须为（）

31、数.8、某移位寄存器的时钟脉冲频率为100KHz欲将存放在该寄存器中的数左移8位，完 成该操作需要（）时间.9、一个无符号8位数字输入的DAC,其分辨率为（）位,输出电平的级数为（）,最小输出模拟电压为（）。10、TTL OC门（集电极开路门）的输出端（），实现线与.二选择题（每题4分，共40分）1、下列电路中，能实现Qn+1=Qn功能的是（2、由TTL门组成的电路如右图所示。已知它们的输入短路电流Iis为1.5mA,它们 的高电平输入电流Iih为0.05mA当A为1或0时，Gi的输出端电流分别为（）mA。曲飞fjA 6mA、0.2mA B 6mA、0.15mAC 4.5mA 0.15mA D

32、 4.5mA、0.2mAH -3、下图均为TTL电路，试问（）电路能实现AB CD的逻辑关系。-32-TTL与非门输出端不能并联使用。译码器、计数器、全加器、比较器都是组合逻辑电路。N进制计数器可以实现N分频。6、某二极管ROM电路点阵图如下所示，当AiA0=00时，丫1丫2=（A YiY2=00B丫1丫2=01C 丫1丫2=10D丫1丫2=117、若二进制数D的反码为(11101),则 ( )。A -0010B 1101D=OA1A0Y1Y20011-00118、如图所示DAC电路，当输入数字量d3 d2 di d0=1001时，输出电压vo为（9A Vo / 10-9 BVo94 10249C Vo 24 1109DV。-尹 109、逻辑函数Y _A 8和5=人。8不满足下式(A F YB Y=FO0C Y F 0D Y F 110、图示电路是采用同步十进制计数 门构成的（）计数器。A 五进制