高速电路信号完整性透彻分析及PCB设计基础课件

1、高速电路信号完整性透彻分析及PCB设计基础内容提要信号完整性分析的必要性何谓“高速电路”？信号上升时间RT与信号带宽BW信号完整性分析基础传输线的物理基础传输线与反射传输线与串扰差分对与差分阻抗高速电路PCB设计基础当今流行的PCB设计工具简介电阻、电容的选型及应用PCB设计要点参考书目信号完整性分析Eric Bogatin著，李玉山 译高速数字设计Howard Johnson著，沈立 译信号完整性问题和印制电路板设计刘雷波 译高速电路设计实践王剑宇 编著 信号完整性分析的必要性电路设计只存在两类人：已经遇到信号完整性问题的人将要遇到信号完整性问题的人 物理互连的电阻、电容、电感和传输线效应影

2、响了系统性能。Eric将后果归结为四类SI问题：反射(reflection)；串扰(crosstalk)；电源噪声（同步开关SSN、地弹、轨道塌陷）；电磁干扰(EMI)。根据时钟频率clk估算有效带宽BW BW=5clk (GHz) （保守估计）计算信号有效波长：（信号在PCB上的速度：6in/ns） 判断：如果信号传输长度 L/6 = 1/BW (in)，则可以认为此电路为高速电路！高速电路的简单判断方法 算例1：时钟频率为50MHz，BW=0.25GHz，则尺寸L大于4in（约10cm）算例2：时钟频率为20MHz，BW=0.10GHz，则尺寸L大于10in（25.4cm） 均可认为是高速

3、电路！低速信号：集总式思维，认为传输线上各点状态相同，在分析时可被集中成一点；高速信号：分布式思维，认为传输线上各点状态不同，在分析时应视为不同的多点！信号上升时间（RT）第一种定义为10-90上升时间，即信号从高电平的10%上升到90%所经历的时间。另一种是20-80上升时间，即信号从高电平的20%上升到80%所经历的时间。两种都被采用，从IBIS模型中可看到这点。对于同一种波形，自然20-80上升时间要更短。 信号上升时间RT约为信号周期Tclk的7%带宽BW（膝频率Fknee）与上升时间RT的关系： BW = 0.35/RT = 5clk 信号的上升边沿越陡峭，上升时间越短，信号的带宽越

4、宽！此处时钟频率虽然只有100MHz，但其有效带宽可能超过500MHz ！ 321751随着信号上升时间RT的减小，反射、串扰、轨道塌陷、电磁辐射、地弹等问题变得更严重，噪声问题更难于解决，上一代产品中设计方案在这一代产品中可能不适用了。信号陡峭的上升沿，是产生信号完整性问题的罪魁祸首。 信号完整性（SI）定义信号完整性（Signal Integrety， SI）最原始的含义：信号是否能保持其应该具有的波形。信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现：对时序的影响、信号振铃、信号反射、近端

5、串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也可能工作失败。研究SI的必要性原先对方干扰、噪声的三大经典法宝：接地、滤波、屏蔽，显得感性和粗放（对付外扰）在过去的低速时代，电平跳变时信号上升时间较长，器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已

6、经很常见了。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。这是一个受反射影响的方波数字信号，波形的畸变仅仅是反射的结果，没有迭加其他噪声。假设低电平逻辑小于0.7v，高电平大于2v。对于高电平来说，震荡的低谷部分可能会冲到2v以下，此时电路处于不定态，可能引起电路误动作。 2. 信号完整性分析基础传输线的物理基础传输线与反射传输线与串扰差分对与差分阻抗理解阻抗是理解信号完整性问题的关键。 瞬态阻抗 特性阻抗 可控阻抗2.1 传输线理论信号路径返回路径信号完整性的许多问题，都是返回路径设计不当产生的。要认真设计信号之外其他路径的几何形状。返回路径有时是个电压平面，如Vcc或V

7、dd平面；有时是一个低电压平面（地平面）。 twisted pair 双绞线 coax同轴电缆 coplanar 共面线 microstrip 微带线 embedded microstrip 嵌入微带线 stripline带状线 asymmetric stripline 非对称带状线 互连中常用的各种均匀传输线横截面举例 信号在传输线的传播实际上是信号路径与返回路径之间的电容在不停地充电！传输线的瞬时阻抗信号受到的瞬态阻抗就是信号电压V与电流I的比值！ 其中： Z 传输线的瞬态阻抗， CL 单位长度电容量， pF/in v 材料中的光速 er 材料的介电常数传输线的瞬时阻抗为了保持良好的信号完

8、整性，最重要方法就是保持信号受到的瞬态阻抗恒定！对于均匀传输线，当信号在上面传播时，在任何一处受到的瞬态阻抗都是相同的。在瞬态阻抗不变时，我们将其称为特性阻抗。特性阻抗在数值上与均匀传输线的瞬态阻抗相等，它是传输线的固有属性，且仅与电容量有关，而与传输线长度、材料特性、介电常数和单位长度无关。传输线的特性阻抗为：传输线的特性阻抗特性阻抗描述了信号沿传输线传播时所受到的瞬态阻抗，这是影响传输线信号完整性的一个主要因素。对返回路径的理解任何影响信号电流路径或返回电流路径的因素都会影响信号受到的阻抗。无论是对于PCB板、插头、还是IC封装，返回路径都必须像信号路径一样认真设计。 任何干扰电流回路的因

9、素，都会干扰信号并造成信号失真，这将损害信号完整性。为了保持良好的信号完整性，控制电流波前沿和电压波前沿都非常重要。做到这一点的最重要方法就是保持信号受到的瞬态阻抗恒定。 提示 任何影响信号电流路径或返回电流路径的因素都会影响信号受到的阻抗。无论是对于PCB板、插头、还是IC封装,返回路径都必须像信号路径一样认真设计。 如果返回路径是一个平面，我们就会问返回电流在哪里流动？电流在平面上是如何分布的？要计算需要用二维场求解器。 小结 1. 传输线是一种新的基础性理想电路元件，它精确地描述了均匀横截面互连线的所有电气特性。 2. 不再使用“地”这个词，采用返回路径这一术语。 3. 信号在传输线中的

10、传播速度等于导线周围材料中的光速，它主要由绝缘体的介电常数决定。 4. 传输线的特性阻抗描述了当信号在均匀线上传输时所受到的瞬态阻抗。 5. 传输线的特性阻抗与单位长度电容和信号速度呈现相反的关系。 2.2 传输线的反射如果信号沿互连线传播时所受到的瞬态阻抗发生变化，则一部分信号将被反射，这一原理正是多数信号完整性问题产生的主要原因。 反射系数其中： Vr 反射电压 Vi 入射电压 Z1 信号最初所在区域的瞬态阻抗 Z2 信号进入区域2时的瞬态阻抗 ? 反射系数 无论什么原因使瞬态阻抗发生了改变，部分信号将沿着与原传播方向相反的方向反射。将瞬态阻抗发生改变的地方称为阻抗突变。因此，PCB布线多

11、用圆弧、45度拐角，不能用直角！三种反射情况：反射实例已知：源电压1V，内阻10 ，传输线的特性阻抗为50 ，时延为1 ns。 -0.56 V信号到达源端后仍然会再次反射，反射电压是+0.37 V。在远端，总电压0.56V + 0.37V + 0.37V1.3V。 开路处的实际电压有时大于源电压。源电压仅1V，然而远端测得的最大电压是1.68V。高出的电压是怎么产生的？它是有传输线的分布参数L、C的谐振产生的。 在上述情况下，内阻小于传输线的特性阻抗，源端出现的是负反射，这将引起通常所说的振铃现象。改进措施：采用串联端接，使信号源内阻与传输线特性阻抗相等！PCB 板上线条接源端串接电阻40(红

12、色)、不接源端串联端接电阻(蓝色)负载端不同的电压信号PCB板上的晶振输出通常要串接一个电阻，为什么？ 通用源端端接策略 振铃是由源端和远端的阻抗突变、两端之间不断往复多次反射引起的。所以，如果我们至少在一端消除反射，就可以减小振铃噪声。 提示 控制传输线一端或两端的阻抗，从而减小反射的方法称为传输线的端接。典型的方法是在重要位置上放置一个或多个电阻。 一个驱动器驱动一个接收器的情况称为点对点的拓扑结构。图8.17示例了端接点对点拓扑结构的四种方法。最常用的方法是将电阻串联在驱动器端，这称为源端串联端接。端接电阻与驱动器内阻之和应等于传输线的特性阻抗。 小结 1. 信号无论在何处遇到阻抗突变，

13、会发生发射，传输信号会失真。这是单一网络信号质量问题的主要根源。 2. 一个粗略的经验法则：只要传输线的长度(in)比信号上升时间(ns)长，就需要端接，以避免过量的振铃噪声。 3. 源端串联端接是点对点互连常用端接方式。添加串联电阻，并使此电阻器与源阻抗之和等于导线的特性阻抗。 4. 对于涉足信号完整性问题的工程师而言，SPICE仿真器或行为仿真器是不可缺少的。它们可以对由于阻抗突变而产生的多次反射进行仿真。 2.3 串扰串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（攻击线Aggressor）上的电压变化在被干扰对象（静态线Victim）上引起感应电流从而导致

14、的电磁干扰。感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。容性耦合感性耦合串扰的特点耦合长度越短，间距越大，串扰就越小。 电流反向时的串扰要大于电流同向时的串扰。 频率越高，串扰幅值增加得越快。 信号的上升变化越快，串扰越大。PCB板层厚度减小时，串扰有明显减小。带状传输线的串扰要小于微带传输线的串扰 如果给动态线和静态线端接电阻，使之待到阻抗匹配，就能有效抑制串扰。 降低串扰的措施 串扰不可能完全消除，它只能减小。通常减小串扰的设计特点包括以下几个方面： 1. 增加信号路径之间的间距； 2. 用平面作返回路径； 3. 使耦合长度尽量短； 4. 在带

15、状线层布线； 5. 减小信号路径的特性阻抗 6. 使用介电常数较低的叠层 7. 在封装和接插件中不要共用返回引脚； 8. 使用两端和整条线上有短路过孔的防护布线。 9如果相邻层的传输线有较严重的耦合存在（如层和）时，走线时应彼此正交。10对于要求严格的网络在系统设计允许时可以使用差分线技术，比如系统时钟信号。 2.4 差分信号 差分信号广泛应用于小型计算机可升级接口(SCSI、USB、1394等)总线及以太网中；还应用于光纤远程通信协议，如OC-48(STM-16，2.5Gbps、OC-192(STM-64，10G)OC-768(STM-256，40G)；以及以双绞线为主要载体的通信中。其中一

16、种获得最广泛应用的信号(令)模式就是低压差分信号(LVDSLow Voltage Differential Signaling)。(一提到差分，就会联想到LVDS，PCI Express总线，也是一根一根分开传) 1. 差分对最重要的性质就是它的横截面积是恒定不变的，而且它对差分信号有一个恒定的阻抗。这些特性将会保证反射和失真达到最小。(解决反射问题) 2. 差分对第二个重要的性质就是每条线上的时延是相同的，从而确保了差分信号边沿陡峭。如果两条传输线上出现任何时延差或错位(skew)，都会使部分差分信号变成共模信号。 3传输线的长度也必须完全相同。线的总长度完全相同能保证传输线时延相同，使错位

17、最小。 4. 两条传输线结构要完全相同，线的宽度和两条线间的介质间距也完全相同。这种特性叫对称性。一条线上有测试焊盘而另一条没有，或是一条线上出现了凹槽而另一条却没有，这不对称都会使差分信号变成共模信号。(与1比较接近,这时可以认为横截面已经恒定) 5.差分对的两条线间没有耦合，导致对抗噪声能力下降。与单端相比，线间耦合程度越强，差分信号就越不容易受到突变和非理想情况的影响。差分对基本要点可以归纳为4点：等长/ 等截面；对称/ 强耦合。 差分信号的共模干扰 常用无屏蔽双绞线缆，比如5类网线(传输速率100Mbps，目前流行超5类及6类，155Mbps，预期可用于千兆网)。双绞线对差分信号的电磁

18、辐射很小，但共模电流会辐射，产生EMI。(共模引起EMI) 无屏蔽双绞线中的共模电流很容易产生辐射，其辐射电场强度要比FCC标准规定的强度高100多倍。 提示 即使无屏蔽双绞线中存在很少量的共模电流，产品也会因此通不过EMI认证的测试。 3. 添加共模扼流器增大共模电流路径的阻抗。 共模信号扼流器有两种形式。铁氧体外形如图11.47。高导磁率增加流经铁氧体净电流的电感和阻抗。 对于差分信号，由于差分对两条中电流大小相等方向相反，所以电流的外部电场和磁场互相抵消。只有共模电流流过铁氧体并且返回电流在外部时，才有闭合的磁力线穿过铁氧体，并且磁力线会感受到一个串联高阻抗(可以理解成大电感增加了串联感

19、抗)。减小共模电流，从而能减小辐射。这类铁氧体扼流器能用于任何电缆的外部，不管是它是双绞线还是屏蔽电缆。 3.高速电路PCB设计基础当今流行的PCB设计工具简介电阻、电容的选型及应用PCB设计要点SI仿真用软件SPICE（侧重IC的仿真程序）Mentor公司：HyperlynxCandence公司：SpecctraQuest（SQ）Ansoft: HFSS（高频结构仿真器）、SI2D Agilent公司：ADSPCB设计工具Protel / Altium DesignerMentor公司Pads(PowerPCB)Boardstation(EN)ExpeditionPCB(WG)Cadence

20、Capture和Concept（原理图）Allegro Layout Plus（PCB）Zuken1.PADS Logic+PADS Layout；2.DxDesigner(viewdraw)+Expedition；3.Boardstation。大公司使用的工具:Intel：Concept+Allegro+SpecctraQuest Dell：viewdraw+Allegro+SQ原理图也有一部分是Capture Huawei：viewdraw+Allegro+SpecctraQuest+Expedation ZTE：Concept+Allegro+SpecctraQuest+Expedati

21、on UT：Concept+Allegro+SpecctraQuest手机部用的是PowerPCB Csico：Concept+Allegro+SpecctraQuest Hp：Concept+Allegro+SpecctraQuest从Boardstation转成Alllegro流程 Moto：Concept+Allegro+SpecctraQuest从Boardstation转成Alllegro流程 电阻的选择在高速电路设计中，电阻的应用要注意4点电阻的阻值注意上拉电阻的阻值不能太大，因为数字电路逻辑电平翻转时对电流的需求越来越大电阻的封装尺寸电阻的额定功率（额定电流）1/4W: 500m

22、A, 1/8W: 354mA, 1/16W: 250mA电阻的精度电容的选择与应用电容的作用电荷缓冲池高频噪声的泄放通路交流耦合电容是最容易被忽略的器件，很多的设计失败，根本原因就在电容。电容的等效电路电容的ESL分量ESL值取决于电容器件的类型和封装，在高速电路中，应选用ESL小的贴片电容。应多用0612封装的电容以增强滤波！封装020104020603080512060612ESL(pH）400550700800125063电容的频率特性由于电容分量C和ESL的存在，电容的阻抗随频率变化。谐振频率点由C和ESL共同决定。频率阻抗谐振点滤波电容的选择滤波电容的作用是为噪声提供一条低阻回路。应

23、尽量使噪声频率落在谐振频率点。滤波电容应存在多个谐振点（高频+低频）频率阻抗若采用同一封装0603（ESL相同）、不同容量的电容来滤波，则可能存在下图所示的频率特性：频率阻抗C6C5改进：C5取0603，C6取0402封装（ESL不同），则可取得更好的频率特性：频率阻抗C6C5陶瓷电容的选择高速电路中，常用的陶瓷电容种类有：NPO：温度补偿型电容，最稳定，-55+125度X7R：-55+125度，+-15%误差X5R：-55+85度，+-15%误差Y5V： -30+85度，+22%-82%误差X7R是去耦应用的最佳选择介电常数介于NP0和X5R之间相对于X5R，具有较好的温度和电压系数相对于N

24、PO，具有较高的ESR和较差的温度和电压系数相同的封装下，电容值的范围比NP0宽钽(tan)电容的选择优点：温度特性好，ESL小，高频滤波好，容值较大；缺点：耐电压和电流能力较弱，一般要求钽电容的工作电压相对额定电压降额50%70%使用。设计中，可采用多个小容值钽电容并联达到大容值，可增加可靠性和成本。低频大容量电容通常选用大容量钽电容，电压额定值一般为电路额定工作电压的2倍放置位置时钟电路附近输入/输出连接处大功耗电路附近远离电源馈入点的位置低频大容量电容的选择步骤计算电路的最大交变电流（I）给出电路所允许的最大电源电位差噪声（ V）计算电路所允许的最大XMAX = V / I给出电源、地分

25、布线的寄生电感LPSW计算电源、地分布线的最高响应频率FPSW计算去耦所需要的最小电容值Cbypass根据去耦电容的引脚电感LC，计算其最高响应频率Fbypass高频去耦电容的选择步骤计算系统在高频下正常工作所能允许的电感Ltot给出电容的引脚电感LC计算并联电容的数目N计算并联电容值CParallel计算每一个电容的值Celement表面贴装电容的布局和布线不同的布局，产生的寄生电感的数值相差很大采用较大的过孔电容焊盘到过孔的引线应尽可能短和宽PCB标准模板1. 4层板模板A： 材料：FR4 阻抗类型：一般特性阻抗 板厚：2.mm 0.2mm 阻抗设计线宽：9mil 成品阻抗：50 5L1L

26、2L3L45.6 mil60.2 mil5.6 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG)PCB标准模板模板B： 材料：FR4 阻抗类型：一般特性阻抗 板厚：1.mm 0.2mm 阻抗设计线宽：6.5mil 成品阻抗：50 5L1L2L3L44.6 mil24 mil4.6 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG)PCB标准模板2. 6层板模板A： 材料：FR4 阻抗类型：一般特性阻抗 板厚：2.mm 0.2mm 阻抗设计线宽：11mil 成品阻抗：一般：50 5L1L2L3L47.4 mil13 mil

27、7.4 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG)20 mil20milL5L61oz (SIG)1oz (P/G)PCB标准模板模板B： 材料：FR4 阻抗类型：一般特性阻抗 差分阻抗 板厚：1.6mm 0.15mm 阻抗设计线宽：单线：10mil 差分：8mil, 间隔12mil 成品阻抗：一般：51 5 差分：100 10L1L2L3L47.2 mil13 mil7.2 mil0.5oz (SIG)1oz (P/G)1oz (P/G)0.5oz (SIG)13 mil13 milL5L61oz (SIG)1oz (P/G)PCB标准模板3. 8

28、层板模板A： 材料：FR4 阻抗类型：一般特性阻抗 板厚：2.mm 0.2mm 外层 阻抗线宽： 9mil, 成品阻抗： 50 5 内层 阻抗线宽： 11mil, 成品阻抗： 50 5L1L2L3L45.6 mil9.0 mil9.0 mil0.5oz (SIG)1oz (P/G)1oz (SIG)1oz (P/G)12 mil12 milL5L61oz (P/G)1oz (SIG)5.6 mil1oz (P/G)0.5oz (SIG)12 milL7L8PCB标准模板模板B： 材料：FR4 阻抗类型：一般特性阻抗 差分阻抗 板厚：2.mm 0.2mm L1,L3,L6,L8: 信号层 L1,

29、 L8: 阻抗控制 外层 L1: 单线：线宽： 9.6mi 阻抗： 50 L8: 差分：线宽:8mil; 间距：8mil 阻抗：100 L1L2L3L45.6 mil6.5 mil6.5 mil0.5oz (SIG)1oz (P/G)1oz (SIG)1oz (P/G)14 mil14 milL5L61oz (P/G)1oz (SIG)5.6 mil1oz (P/G)0.5oz (SIG)14 milL7L8PCB标准模板模板C：（适合短距离，少量10Gb/s信号） 材料：FR4 阻抗类型：一般特性阻抗 差分阻抗 板厚：2.mm 0.2mm 外层（用于短距离，少量10Gb/s信号） L1：单线: 线宽17mil, 阻抗50 L8: 差分：线宽13mil, 间距13mil 阻抗98 内层 L3,L5: 单线：线宽：7.8mi, 阻抗50 差分：线宽: 6.9mil; 间距：13mil 阻抗：100 L1L2L3L45.6 mil6.5 mil6.5 mil0.5oz (SIG)1oz (P/G)1oz (SIG)1oz (P/G)14 mil14 milL5L61oz (P/G)1oz (SIG)5.6 mil1oz (P/G)0.