数字电子技术基础(第五版)第五章---触发器课件

1、第五章 触发器内容介绍 本章介绍构成时序逻辑电路的最基本部件双稳态触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。 首先从组成各类触发器的基本部分SR锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在基础上介绍JK触发器、D触发器、T触发器等，给出触发器的描述方程。 本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。触发器重点：动作特点；描述方法；触发器特性表，特征方程; 时序图 1、熟悉RS,JK,D,T触发器特性表，特征方程，触发条件，约束条件，异步置数和复位。2、画输出波形，列出驱动、状态、输出方程。3、了解门的传输延迟时间本

2、章的内容5.1 概述5.2 SR锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法*5.7 触发器的动态特性1、什么是触发器，基本特点？2、何为触发器的“1”和“0”状态？3、触发器分类5.1 概述5.1 概述能够存储1位二值信号的基本单元电路。b.根据不同的输入信号可以置1或0.c.有两个互补输出端Q,和Q触发器的特点：1.触发器：a.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1 ; 2、何为触发器的“1”和“0”状态？ “1”:Q=1, Q =05.1 概述3. 分类：按触发方式：电平触发器、脉冲

3、触发器和边沿触发器按结构：基本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等按逻辑功能方式：SR锁存器、JK触发器、D触发器、T触发器、T触发器根据存储数据的原理：静态触发器和动态触发器，晶态触发器是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷来存储数据的。本章讲静态触发器，按照触发方式先介绍基本SR锁存器，再介绍电平触发的触发器、脉冲触发的触发器和边沿触发的触发器。5.2 SR锁存器 SR锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。一 、电路结构与工作原理1.由或非门构成：其电路及图形符号如图4.2.1所示。图4.2.1工作原

4、理5.2 SR锁存器a . RD0，SD1图4.2.1Q0SD1RD0Q0Q1b . RD1，SD0Q0RD1SD0Q = 0Q 1锁存器的1态锁存器的0态置位端或置1输入端复位端或置0输入端0101c . RD0，SD0Q*0SD0Q =0Q * 1若Q0图4.2.15.2 SR锁存器Q-原态，Q*-新态Q*1RD0Q* =0Q * 0若Q1Q*Q 保持原态0010d . RD1，SD15.2 SR锁存器图4.2.1QQ = 0，为禁态，也称为不定态，即RD和SD同时去掉高电平加低电平，输出状态不定，故输入端应该遵循RDSD01110其特性表如表5.2.1所示002.由与非门构成：其电路及图

5、形符号如图4.2.2所示。图5.2.2 由与非门构成的SR锁存器的电路及符号功能表如表5.2.2所示5.2 SR锁存器二、动作特点5.2 SR锁存器在任何时刻，输入都能直接改变输出的状态。例5.2.1 已知由与非门构成的SR锁存器输入端的波形，试画出输出端Q和Q 的波形解：波形如图5.2.3所示图5.2.3通常用虚线或阴影表示触发器处于不定状态。 置1置0不允许不定置1设初态为0A有0就置1B有0就置0利用基本RS触发器消除机械开关振动的影响（a）电路 （b）电压波形A有0就置1B有0就置0利用基本RS触发器消除机械开关振动的影响SR5.3 电平触发的触发器 在数字系统中，常常要求某些触发器在

6、同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信号（Clock），简称时钟，用CLK表示。这种受时钟控制的触发器统称为时钟触发器。一、电路结构与工作原理 图5.3.1所示为电平触发SR触发器（同步SR触发器）的基本电路结构及图形符号。图5.3.1基本SR锁存器输入控制门只有在CLK1时，SR才能起作用二、工作原理5.3 电平触发的触发器1. CLK0此时门G3和G4被封锁，输出为高电平。0对于由G1和G2构成的SR锁存器，触发器保持原态，即Q * = Q112. CLK1 此时门G3和G4开启，触发器输出由S 和R决定。a. S=0 , R=010011Q * = Qb. S

7、=0 , R=15.3 电平触发的触发器0111010Q * = 0c. S=1 , R=01101010Q * = 1d. S=1 , R=11110011Q * = Q *= 1(禁态）其功能如表5.3.1所示5.3 电平触发的触发器00XX011XX01100110011011*1111*01101110011110110010001表5.3.1 在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成预定状态，故实际的同步SR触发器设置了异步置位端S D和异步复位端R D，其电路及图形符号如图5.3.2所示5.3 电平触发的触发器图5.3.2当CLK0情况下，S D0， R D1

8、，Q1； S D1， R D1，Q0。不用设置初态时， S DR D1小圆圈表示低电平有效无小圆圈表示高电平控制三、 电平触发方式的动作特点： 在CLK1期间，S和R的信号都能通过引导门G3和G4门，从而引起SR锁存器的变化，从而使得触发器置成相应的状态；5.3 电平触发的触发器在CLK1的全部时间里S和R的变化都将引起触发器输出端状态的变化。这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为电平触发方式例5.3.1 对于同步SR触发器，电路、时钟及输入端波形如图5.3.3所示，若Q 0 ，试画出Q和 Q 的波形 。 5.3 电平触发的触发器解：输出波形如图5.3.3所示图5.

9、3.3例5.3.2电路如图5.3.4所示，已知S、R、RD和CLK的波形,且SD=1,试画出Q和Q 的波形。 5.3 电平触发的触发器图5.3.4解：其输出波形如图5.3.5所示5.3 电平触发的触发器 由此例题可以看出，这种同步RS触发器在CLK1期间，输出状态随输入信号S、R的变化而多次翻转，即存在空翻现象，降低电路的抗干扰能力。而且实际应用中要求触发器在每个CLK信号作用期间状态只能改变一次。另外S和R的取值受到约束，即不能同时为1.5.3 电平触发的触发器 为了适应单端输入信号的需要，有时将S通过反相器接到R上，如图5.3.5所示，这就构成了电平触发的D触发器图5.3.5D触发器的真值

10、表如表5.3.2所示此电路称为D锁存器，其图形符号如图5.3.6所示，其特点是在CLK的有效电平期间输出状态始终跟随输入状态变化，即输出与输入状态相同。图5.3.5表5.3.25.3 电平触发的触发器CLKDQ0Q1111005.4 脉冲触发的触发器 为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。一 、电路结构与工作原理 脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成1.脉冲触发的SR触发器（主从SR触发器）（MasterSlave SR FlipFlop）：典型电路结构形式如图5.4.1所示

11、。5.4 脉冲触发的触发器图5.4.1图5.4.2由G5G8构成主触发器，由G1G4构成从触发器，它们通过时钟连在一起，CLK从CLK ，其图形符号如图5.4.2所示工作原理:5.4 脉冲触发的触发器图5.4.11.在CLK0时，主触发器保持状态不变，而从触发器保持状态不变；2.在CLK由0 1（上升沿），从触发器保持状态不变？0111工作原理:5.4 脉冲触发的触发器图5.4.13.在CLK1时，主触发器按S、R变化，而从触发器保持状态不变；4.在CLK由1 0（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在CLK的一个周期内，触发器的输出状态之可能改变一次10101010 主从

12、SR触发器的特性表如表5.4.1所示，和电平触发的SR触发器相同，只是CLK作用的时间不同图5.4.25.4 脉冲触发的触发器表5.4.1表示延迟输出特点：1.在一次CP作用期间，（从）触发器状态只翻转一次，但主触发器的状态在CP=1期间仍会多次翻转2. 注意特性表5.4.1仅在CP=1时，S、R输入保持恒定不变时才成立，否则从触发器状态由CP下降沿到来时刻主触发器的状态（Q主）决定3. 须满足约束条件SR=0例5.4.1 图5.4.3为主从型SR触发器输入信号波形，试画出输出端Q 和Q 的波形，设初态为“0”。5.4 脉冲触发的触发器图5.4.2解：其输出波形如图5.4.4所示置1主Q置0置

13、1同步触发器置1主Q置0置1主从触发器置1从Q注：主从RS触发器克服了同步RS触发器在CP1期间多次翻转的问题，但在CLK1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR0.2 主从JK触发器： 为了使主从SR触发器在SR1时也有确定的状态，则将输出端 Q 和 Q 反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。5.4 脉冲触发的触发器图5.4.5 为主从JK触发器电路及其图形符号5.4 脉冲触发的触发器电路图5.4.5工作原理：5.4 脉冲触发的触发器10工作原理：5.4 脉冲触发的触发器1. JK00

14、0主触发器保持原态，则触发器（从触发器）也保持原态。即Q*Q10工作原理：5.4 脉冲触发的触发器2. J1，K010主触发器：Q*110在CLK的1主Q*1若Q0， Q1若Q1， Q0在CLK1时， Q*主= 1，Q主* = 0主Q*1工作原理：5.4 脉冲触发的触发器3. JK111主触发器：Q*Q主10在CLK的1Q主*?0若Q0， Q1若Q1， Q0Q主*0Q*= Q Q主*1 J0，K101若Q0， Q15.4 脉冲触发的触发器S主0R主0主触发器保持原态Q*主= Q主 = 0在CLK的 ，从触发器也保持状态不变，即Q*= Q = 0若Q1， Q0S主0R主1在CLK1时，主触发器翻

15、转为“0”，即Q*主= 0在CLK的 ，从触发器由“1”翻转为“0”，即Q*= 0 , Q* = 1Q*= 01S1RC1QQCLK主主1S1RC1QQJK J1，K010若Q0， Q15.4 脉冲触发的触发器S主1R主0在CLK1时， Q*主= 1，Q主* = 0在CLK的 ，从触发器由“0 ”翻转为“1”，即Q*= 1若Q1， Q0S主0R主0Q*主= Q*主1在CLK的 ，即Q*= 1 , Q* = 0Q*= 1J1，K111若Q0， Q15.4 脉冲触发的触发器S主1，R主0在CLK1时，主触发器翻转为“1”即 Q*主= 1在CLK的 ，从触发器由“0 ”翻转为“1”，即Q*= 1若Q

16、1， Q0S主0R主1在CLK1时，主触发器翻转为“0”，即 Q*主= 0在CLK的 ，即Q*= 0, Q* = 1Q*= Q 其功能表如表5.4.2所示5.4 脉冲触发的触发器表5.4.2注：在有些集成触发器中，输入端J和K不止一个，这些输入端是与的关系。如图5.4.6为其逻辑符号图。5.4 脉冲触发的触发器二、脉冲触发方式的动作特点1.分两步动作：第一步在CLK1时，主触发器受输入信号控制，从触发器保持原态；第二步在CLK到达后，从触发器按主触发器状态翻转，故触发器输出状态只能改变一次；2.主从JK触发器在CLK1期间，主触发器只可能翻转一次，因为收到反馈回来的输出端的影响，故在CLK1期

17、间若输入发生变化时，要找出CLK 来到前的Q 状态，决定Q*主从JK触发器:可去掉主从RS的约束条件，能够克服空翻现象，特点：1.在一次CP作用期间，（从）触发器状态只翻转一次；主触发器的状态在CP=1期间只有可能翻转一次（一次翻转现象，区别主从RS ） 2.注意特性表5.4.2仅在CP=1时，J、K输入保持恒定不变时才成立，否则从触发器状态由CP下降沿到来时刻主触发器的状态Q决定例5.4.2 如图5.4.7所示的主从JK触发器电路中，已知CLK、J、K的波形如图5.2.8所示，试画出输出端Q和 的波形。解：输出波形如图5.4.7所示5.4 脉冲触发的触发器图5.4.7例5.4.3 已知主从J

18、K触发器的输入及时钟波形如图5.4.9所示，试画出输出端Q和Q波形5.4 脉冲触发的触发器解：其输出波形如图5.4.9所示11011100010图5.4.9一次变化问题例5.4.4电路如图5.4.10所示，触发器为主从型JK触发器，设其初态为0。试画出电路在CLK信号的作用下，Q、 P1、P2的波形。解：其输出波形如图5.4.10所示5.4 脉冲触发的触发器5.4 脉冲触发的触发器图5.4.9一次变化问题干扰信号问题：主从结构的触发器抗干扰能力仍然较差触发器结构的演变5.5 边沿触发器的电路结构与动作特点 为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到

19、达时刻的输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。 现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。一、电路结构和工作原理1、用两个电平触发D触发器组成的边沿触发器5.5 边沿触发器的电路结构与动作特点 电路如图5.5.1所示，其中FF1和FF2都是电平触发的D触发器，它们之间也是通过时钟相连。图5.3.5CLKDQ0Q111100 图5.5.1010101工作原理：5.5 边沿触发器的电路结构与动作特点当CLK0，触发器状态不变，FF1输出状态与D相同； 图5.5.10101

20、01当CLK1，即 ，触发器FF1状态与前沿到来之前的D状态相同并保持（因为CLK10） 。而与此同时， FF2输出Q的状态被置成前沿到来之前的D的状态，而与其它时刻D的状态无关。2. 利用CMOS传输门的边沿触发器电路如图5.5.2所示5.5 边沿触发器的电路结构与动作特点图5.5.201001010101DDD5.5 边沿触发器的电路结构与动作特点图5.5.210110101010DDDD故这是一个上升沿触发的D触发器5.5 边沿触发器的电路结构与动作特点图5.5.2其真值表如表5.5.1所示5.5 边沿触发器的电路结构与动作特点1X10X0XXX表5.5.1 为了实现异步置位和复位功能，

21、则引入了SD和RD置位端和复位端，其电路如图5.5.3所示，其逻辑符号如图5.5.4所示。当 SD1，RD0时，Q1（置位）；当 SD0，RD1时，Q0（复位）。正常工作加低电平图5.5.3图5.5.4表示CP为边沿触发方式 表示触发器靠CP上升沿触发 二、动作特点： 输出端状态的转换发生在CLK的上升沿到来时刻，而且触发器保存下来的状态仅仅决定CLK上升沿到达时的输入状态，而与此前后的状态无关5.5 边沿触发器的电路结构与动作特点CP下降沿后置D表示触发器靠CP下降沿触发 例 试画出图所示电路的Q波形。设触发器初态为0注：1. 边沿触发器也有JK触发器，如利用传输时间的边沿触发器就是边沿JK

22、触发器，它是在CLK的下降沿动作的。其逻辑符号和特性表如图5.5.6所示。2.边沿触发器的共同动作特点是触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态，故有效地提高了触发器的抗干扰能力。5.5 边沿触发器的电路结构与动作特点三、 维持阻塞触发器*(自学） 维持阻塞触发器是另一种边沿触发器，其内部门电路主要为TTL电路。维持阻塞结构的D触发器如图5.5.5所示。5.5 边沿触发器的电路结构与动作特点1.电路结构及功能表：功能表如表5.5.2所示。 表5.5.25.5 边沿触发器的电路结构与动作特点其中：线为置1线；为置0维持线和置1阻塞线；置0阻塞线。S D置位端，低电平有效；

23、R D复位端，也是低电平有效。正常工作时接高电平2. 工作原理：5.5 边沿触发器的电路结构与动作特点四、 利用传输延迟时间的边沿触发器(不讲，自学）5.5 边沿触发器的电路结构与动作特点5.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类(时钟触发器）一 、SR触发器 按照逻辑功能触发器可分为SR触发器、JK触发器、D触发器、T 触发器和T 触发器 凡在时钟信号作用下，具有如表5.6.1的功能的触发器称为SR触发器表5.6.12.约束条件1.定义：5.6 触发器的逻辑功能及其描述方法3. 特性方程： 由特性表和约束条件画出输出端Q*的卡诺图为表5.6.1111则可写出触发器

24、输出端的方程为SR触发器的特性方程图5.6.1被称为称为SR触发器的状态转换图。注：描述触发器逻辑功能的方法有特性表、特性方程和状态转换图。4.状态转换图：5.6 触发器的逻辑功能及其描述方法 将触发器的特性表用图形方式表现出来，即为状态转换图图5.6.15. 逻辑符号5.6 触发器的逻辑功能及其描述方法 图5.6.2为SR触发器的逻辑符号，图5.6.2-1触发器在时钟脉冲的下降沿动作图5.6.2-1二 、 JK触发器1.定义： 凡在时钟信号作用下，具有如表5.6.2的功能的触发器称为JK触发器表5.6.2图5.6.2-22.特性方程：由特性表可得输出端卡诺图为5.6 触发器的逻辑功能及其描述

25、方法表5.6.21111特性方程为3.状态转换图：5.6 触发器的逻辑功能及其描述方法 由特性表可得状态转换图如图5.6.3所示图5.6.3表5.6.24. 逻辑符号： 逻辑符号如图5.6.4所示，主从结构的触发器是在时钟的下降沿动作图5.6.45.6 触发器的逻辑功能及其描述方法三 、T 触发器2.特性方程：5.6 触发器的逻辑功能及其描述方法 凡在时钟信号作用下，具有表5.6.3所示功能的触发器称为T 触发器1.定义：由特性表可得其逻辑符号如图5.6.6所示，为边沿触发器，时钟下降沿触发5.6 触发器的逻辑功能及其描述方法3.状态转换图： 由特性表可得状态转换图如图5.6.5所示图5.6.

26、54. 逻辑符号：图5.6.6四 、D触发器5.6 触发器的逻辑功能及其描述方法2.特性方程： 凡在时钟信号作用下，具有表5.6.4所示功能的触发器称为T 触发器1.定义：由特性表可得3.状态转换图：其逻辑符号如图5.6.8所示，为边沿触发器，时钟上升沿触发5.6 触发器的逻辑功能及其描述方法 由特性表可得状态转换图如图5.6.7所示4. 逻辑符号：图5.6.7图5.6.8例5.6.1 利用JK触发器构成D触发器和T触发器。解：三个触发器的状态方程为其电路如图5.6.9所示5.6 触发器的逻辑功能及其描述方法D触发器转换成JK触发器D触发器的特征方程为对照公式,令(5-7) (5-8) JK触

27、发器的特征方程D触发器转换成T触发器D触发器的特征方程为对照公式,令T触发器的特征方程CPTQ(5-7) (4-8) =1DQCP5.6.2 触发器的电路结构和逻辑功能、触发方式的关系5.6 触发器的逻辑功能及其描述方法一、电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的对应关系 如SR触发器可以是电平触发的同步结构，也有脉冲触发的主从结构同步SR触发器主从结构的SR触发器图5.4.15.6 触发器的逻辑功能及其描述方法同样的JK触发器有主从结构的和维持阻塞结构的二、电路结构和触发方式5.6 触发器的逻辑功能及其描述方法 触发器的触发方式是由电路结构决定的，即电路结构形式与触发方

28、式之间有固定的对应关系如同步SR触发器属于电平触发，在CLK1触发器动作采用主从结构的触发器，属于脉冲触发方式，是在CLK的下降沿（）触发器随输入动作如主从SR触发器和主从JK触发器5.6 触发器的逻辑功能及其描述方法主从JK 触发器：5.6 触发器的逻辑功能及其描述方法采用两个电平触发D触发器构成的触发器、维持阻塞结构的触发器以及利用门传输延迟时间构成的触发器都属于边沿触发方式5.6 触发器的逻辑功能及其描述方法如维持阻塞D触发器属于上升沿触发图5.5.8边沿JK 触发器5.6 触发器的逻辑功能及其描述方法画图时的注意事项：1、列触发器驱动方程, 状态方程，输出方程，异步置0/1端,CP端表

29、达式。2、初始状态，检查异步置0/1端 （在以下的各步中随时检查）。3、特性方程（状态方程）只在时钟条件满足时成立，否则触发器保持原状态不变。4*、主从结构（RS，JK）， 1）.若输入在CP=1时多次翻转，则从触发器的状态由下降沿时的主触发器状态决定。 主从RS，主触发器状态可随RS的变化而多次翻转； 主从JK，主触发器状态随JK的变化只会翻转一次。 2）.有异步置0（复位）/置1时，主、从触发器同时复位/置1。5、边沿触发器，注意触发器的延迟时间。当时钟上升/下降沿到来时，输入是跳变的，则触发器的状态由时钟上升/下降沿到来之前的稳定的输入所决定。例 试画出图 (a)所示电路的Q1和Q2的波

30、形。设各触发器初态为0解：D1=Q1 D2=Q1 Q1 *=D1 (A ) Q2 *=D2 =Q1 (CLK ) R1D = Q2解：D1=Q1 , D2=Q1 , Q1 *=D1 (A ) , Q2 *=D2 =Q1 (CLK ) R1D = Q21JC11KACPQQ1&1&B例，写出次态表达式，画出给定信号下的波形，触发器初态Q=0123416812CPAB1JC11KACPQQ1&1&B代入B=0B=1123416812CPABQB=0B=15.7* 触发器的动态特性（自学） 目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。 5.8 集成触发器及其应用 常用集成触发器

31、5.8.1 集成JK触发器 图5-25 集成JK触发器74LS112(a) 外引脚图 (b) 逻辑符号 返回常用的有74LS112、CC4027等。 74LS112为负边沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效。 1. 74LS112的外引脚图和逻辑符号 2. 逻辑功能 表5-13 74LS112的功能表 3. 时序图图5-26 74LS112的时序图置0置1置1置05.8.2 集成D触发器 图5-27 双D触发器74LS74(a) 外引脚图 (b)逻辑符号 返回1. 双D触发器74LS74外引脚图和逻辑符号 2. 逻辑功能 表5-14 双D触发器74LS7

32、4的功能表 触发方式为CP上升沿触发。 低电平有效的异步置0端和异步置1端 3. 时序图图5-28 74LS74的时序图置0置D置1 单按钮电子转换开关电路，该电路只利用一个按钮即可实现电路的接通与断开。5.8.3 集成触发器的应用举例 图5-29 74LS112的应用电路返回1. 74LS112的应用实例 用触发器FF1构成无抖动开关，S为按钮开关。 触发器FF2接成计数形式，每按一次按钮S，相当于为触发器F2提供一个时钟脉冲下降沿。 Q2端经三极管VT驱动继电器KA，利用KA的触点转换即可通断其它电路。 图5-30 同步单脉冲发生电路（a）电路图 （b）工作波形 2. 74LS74的应用实例 图5-30 同步单脉冲发生电路（a）电路图 （b）工作波形 2. 74LS74的应用实例 同步单脉冲发生电路。 该电路借助于CP产生两个起始不一致的脉冲，再由一个与非门来选通，便组成一个同步单脉冲发生电路。 从波形图可以看出，电路