数字电路课程课件：第6章_1 时序逻辑电路概述

1、第六章 时序逻辑电路6.1 概述一、时序逻辑电路的特点功能上： 任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。2. 电路结构上： 时序逻辑电路通常包含组合电路和存储电路两部分， 存储电路（触发器）是必不可少的。 存储电路的输出状态必须反馈到组合电路的输入端， 与输入信号一起，共同决定组合逻辑电路的输出。例：串行加法器 串行加法器指将两个多位数相加时，采取从低位到高位逐位相加的方式完成相加运算。 需具备两个功能： 将两个加数和来自低位的进位相加， 记忆本位相加后的进位结果。全加器执行三个数的相加运算， 存储电路记下每次相加后的进位结果。串行加法器电路二、时序电路的一般结构形式与功

2、能描述方法外部输入电路输出存储电路输出存储电路输入时序逻辑电路的结构框图可以用三个方程组来描述：输出方程驱动方程(激励方程)状态方程三、时序电路的分类1. 根据储存电路中触发器的动作特点不同分为： 同步时序电路和异步时序电路。 在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的。 在异步时序电路中，触发器状态的变化不是同时发生的。2. 根据输出信号的特点分为： 米利（Mealy）型和穆尔（Moore）型。 在米利型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量。 在穆尔型电路中，输出信号仅仅取决于存储电路的状态。6.2 时序电路的分析方法 分析一个时序电路

3、，就是要找出给定电路的逻辑功能。具体地说，就是要求找出在输入变量和时钟信号作用下电路的状态和输出状态的变化规律。6.2.1 同步时序电路的分析方法一般步骤：从给定电路写出存储电路中每个触发器的驱动方程。将驱动方程代入触发器的特性方程，得到状态方程。从给定电路写出输出方程。由状态转移方程和输出方程列出状态转换表、状态转换图（状态转移图）。画出工作波形（时序图）。说明逻辑功能。例 分析图示时序电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。FF1、FF2和FF3是主从结构的TTL触发器，下降沿动作，输入悬空时和逻辑1状态等效。4.由状态转移方程和输出方程列出状态转换表、状态转移图转移方程输出

4、方程00001111001100110101010100011100011001001010100000000011电路的状态转换表01234567010000111010001100101001010100100000001010CLK的顺序电路状态转换表的另一种形式一个无效状态111，其余七个为有效状态。根据电路的状态转换表可获得状态转换图01234567010000111010001100101001010100100000001010CLK的顺序电路状态转换表的另一种形式电路能自启动5.画出工作波形（时序图）012345670100001110100011001010010101001

5、00000001010CLK的顺序电路状态转换表的另一种形式注意：主从触发器下降沿触发6. 电路逻辑功能：七进制加法计数器。例 分析下图时序逻辑电路的逻辑功能。 （1）驱动方程（2）状态方程（3）输出方程000011110011011001010101011011001010101000011000电路的状态转换表4.由状态转移方程和输出方程列出状态转换表、状态转移图转移方程输出方程 0001/011/101 0110/000/0 1100/110/0 1011/001/0电路状态转换表的另一种形式000011110011011001010101011011001010101000011000

6、电路的状态转换表根据电路的状态转换表可获得状态转换图5.画出工作波形（时序图）000011110011011001010101011011001010101000011000电路的状态转换表注意：图中触发器上升沿触发6. 电路逻辑功能：A=0时是加法计数器。A=1时是减法计数器。*6.2.3 异步时序逻辑电路的分析方法 每次状态转换时，并不是所有的触发器都有时钟信号，只有那些有时钟信号的触发器才需用特征方程去计算次态，没有时钟信号的状态不变。例 已知异步时序电路的逻辑图如图所示，试分析它的逻辑功能，画出电路的状态转换图和时序图。触发器和门电路均为TTL电路。 （1）驱动方程（2）状态方程（3）

7、输出方程 0 1 2 3 4 5 6 7 8 9100000000011000001111000001100110000101010101000000000010clk0的顺序转移方程输出方程状态转换表状态转移图电路逻辑功能：异步十进制加法计数器。时序图6.3 若干常用的时序逻辑电路6.3.1 寄存器和移位寄存器一、寄存器（Register） 寄存器用于存储一组二值代码 ，被广泛应用于各类数字系统和数字计算机中。 组成寄存器的基本单元是触发器 ，只要求触发器具有置1、置0的功能即可。 用N个触发器组成的寄存器能存储一组N位的二值代码。74LS75的逻辑电路74HC175的逻辑电路CLK 为高电

8、平期间，Q随D变化，CLK变为低电平后，Q保持CLK变为低时D的状态。Q的状态仅仅取决于CLK上升沿到达时刻D端的状态。4 bit LatchsQUAD D Flip-Flops输入、输出方式为并行输入、并行输出方式二、移位寄存器（Shift Register）移位功能：指寄存器里存储的代码，能在移位脉冲的作用下依次左移或右移。因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算及数据处理等 。用D触发器构成的移位寄存器012340101101011001010000100010CLK的顺序输入移位寄存器中代码的移动状况如串行输入1011，顺序为1、0、1、1，

9、移位寄存器的初始状态为0000,4个CLK后，4位代码全部移入寄存器，并得到并行输出，可实现串行并行转换。如首先将4位数据并行地置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲CLK，则移位寄存器里的4位代码将从串行输出端DO依次送出，实现了并行串行转换。012340101101011001010000100010CLK的顺序输入移位寄存器中代码的移动状况波形图用JK触发器构成的移位寄存器JK触发器转换成D触发器器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能 RDS1S0工作状态0XX置零100保持101右移110左移111并行输入双向移位寄存器 74LS194A功能表CLK上升沿有效例：用两片74LS194A扩展成8位双向移位寄存