《数字电路与逻辑设计》第6章习题课

1、第六章复习计数器的分析 同步、异步分析步骤：由电路触发器激励函数(公式和图解）状态转移表分析模长和自启动性。用图解法，注意高低位顺序，一般数码越高位权越高：Q3Q0移存型计数器属于同步计数器，只要求出第一级触发器的次态方程和初始状态，就可以写出状态转移表。 计数器的设计 同步计数器的设计：状态转移表激励函数和输出函数(自启动性检查)电路图。异步计数器的设计：采用脉冲反馈法。反馈电路加基本SRFF，使电路可靠复位。移存型计数器的设计：列状态转移表必须满足移存规律，主要求解第一级触发器的激励函数。常用移存型计数器：环形和扭环形。 同步二进制加法计数器的规律b. TFF形式a. CP1=CP2=CP

2、n=CP c. T1=1，d.同步二进制减法计数器的规律b. TFF形式a. CP1=CP2=CPn=CP c. T1=1，d.异步二进制加法计数器的规律：（1）由n个TFF构成。 （2）计数脉冲接第一级触发器的时钟CP0。（3）后一级输出Qi+1是前一级输出Qi的二分频，且在Qi的下降沿触发，因此对于JKFF： QiCPi+1 对于DFF： QiCPi+1进位信号Z=Q1 Q2Qn异步二进制减法计数器的规律：（1）由n个TFF构成。 （2）计数脉冲接第一级触发器的时钟CP0。（3）后一级输出Qi+1是前一级输出Qi的二分频，且在Qi的上升沿触发，因此对于JKFF： QiCPi+1 对于DFF

3、： QiCPi+1进位信号Z= Q1 Q2 QnMSI同步计数器741614位二进制加法计数器。 741634位二进制加法计数器，CR：同 步清0。 74160十进制8421BCD加法计数器，引脚功能与74161相同，只是Qcc=1001时为1 MSI异步计数器 7490“二五十”进制异步加法计数器。8421BCD和5421BCD T213“二十六”任意进制计数器。 MSI移位寄存器74194四位串入、并入串出、并出双向移位寄存器。74195四位右移移存器74165串入、并出串出8位右移移存器 级联扩展 74161、74163、74160可同步级联也可异步级联，级联后模长分别为：M=256，M

4、=256，M=100。 7490只能异步级联，M=100。 74194级联可实现8位双向移存器 MSI实现任意进制计数器(MN) 几种连接方式的模长：M1CP1M2CP2进位进位M=M1M2CPM1CP1M2CP2逻辑门M为M1和M2的最小公倍数进位进位CPCP1CP2级联进位CP反馈门序列码发生器 已知序列发生器：移存型和计数型。 已知序列长度发生器：用最长线性序列加反馈的设计方法。D1= f 起跳状态+QnQn-1Q1 m序列反馈函数记住nCP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 DQC1 R Q11CRCP

5、串入Q0Q1Q2Q3Q8Q4Q5Q6Q701111111M1D0Q711D=M1Q7+M1=Q7+M1方法二：触发器输出作Q4M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(1) DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(2) DSL CP D0 D1 D2 D3 DQC1 RQ111CRCP串入1Q0Q1Q2Q3Q4Q5Q6Q7Q80111111方法三：触发器输出作Q06.5 在下图基础上增加一片74194或DFF构成8位并行串行码的转换电路。 Q3 Q2 Q1Q0Q3Q2Q1Q0准备并入1 10111111CP7准备右移1 0

6、011111CP6准备右移1 001111CP5准备右移1 00111CP4准备右移1 0011CP3准备右移1 001CP2准备右移1 00CP1准备并入1 1启动下一操作M0 M1D0D4D2D3D5D1D6D0D4D2D3D5D1D0D4D2D3D1D0D2D3D1D0D2D1D0D1D0方法一：触发器输出作Q0M1D0110D=M1状态转移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作启动 1 1准备并入CP10 D0 D1 D2 D3 D4 D5 D6 D710准备右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10准备右移CP31 1 0 D

7、0 D1 D2 D3 D4 D5 10准备右移CP41 1 1 0 D0 D1 D2 D3 D410准备右移CP51 1 1 1 0 D0 D1 D2 D3 10准备右移CP61 1 1 1 1 0 D0 D1 D21 0准备右移CP71 1 1 1 1 1 0 D0 D1 1 0准备右移CP81 1 1 1 1 1 1 0 D0 1 1准备并入 Q7 Q6 Q5Q4Q3Q2Q1Q0准备并入1 10111111CP7准备右移1 0011111CP6准备右移1 001111CP5准备右移1 00111CP4准备右移1 0011CP3准备右移1 001CP2准备右移1 00CP1准备并入1 1启动

8、下一操作M0 M1D0D4D2D3D5D1D6D0D4D2D3D5D1D0D4D2D3D1D0D2D3D1D0D2D1D0D1D0方法二：触发器输出作Q4M1D0Q31D3D=M1Q3+M1D3方法二：触发器输出作Q4启动M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(1) DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(2) DSL CP D0 D1 D2 D3 DQC1 RQ11CRCPQ0Q1Q2Q3Q4Q5Q6Q7Q80D0D1D211D31D4D5D6D7串行输出D=M1Q3+M1D3图 P 6.8 6.8分析图P6.8电路，

9、画出其全状态转移图并说明能否自启动。解：1）该电路为异步时序电路，无输入控制信号，属于Moore型，其激励方程为： J1=1,K1=Q2n J2=Q3n, K2=1 J3=1, K3=Q2n次态方程为： Q1n+1=Q1n+Q2nQ1nCP, Q2n+1=Q3nQ2nCP, Q3n+1=Q3n+Q2nQ3nQ1,Q1n+1=Q1n+Q2nQ1nCP, Q2n+1=Q3nQ2nCP, Q3n+1=Q3n+Q2nQ3nQ1,次态方程卡诺图 Q2nQ1n Q3n 00 01 11 10Q2nQ1n Q3n 00 01 11 10Q2nQ1n Q3n 00 01 11 1000110111111111

10、Q3n+1 Q2n+1 Q1n+1 Q1n+1=Q1n+Q2nQ1nCP, Q2n+1=Q3nQ2nCP, Q3n+1=Q3n+Q2nQ3nQ1,1111序号Q3 Q2 Q101234000011001110101偏离状态010001100101111101状态转移表 Q2nQ1n Q3n 00 01 11 10Q2nQ1n Q3n 00 01 11 10Q2nQ1n Q3n 00 01 11 1000110111111111Q3n+1 Q2n+1 Q1n+1 1111Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环011001110101010100111逻辑功能：该电路是一个M=5

11、的具有自启动性的异步计数器 6.11试用JKFF设计符合图6.11波形，并且具备自启动性的同步计数电路。解：1）根据波形列状态转移表 解：1）根据波形列状态转移表 2) 根据状态转移表知：有6个有效状态和2个偏离态，偏离态的输出先按任意项处理，由此可得次态方程卡诺图为：Q3n Q2n Q1nQ3n+1 Q2n+1 Q1n+1CP0CP1CP2CP3CP4CP50 0 00 1 00 1 11 0 11 1 01 0 00 1 00 1 11 0 11 1 01 0 00 0 0 在上面卡诺圈的圈法下，检查自启动性：001110，111101，两个偏离态都能进入有效循环，因此,以此圈法设计的电路

12、具有自启动性。Q3n Q2n Q1nQ3n+1 Q2n+1 Q1n+1CP0CP1CP2CP3CP4CP50 0 00 1 00 1 11 0 11 1 01 0 00 1 00 1 11 0 11 1 01 0 00 0 0Q2n+1=(Q3n+Q1n)Q2n+Q3nQ1nQ2n J2=Q3n+Q1n，K2=Q3nQ1n Q1n+1=Q3nQ2nQ1n+Q2nQ1n J1=Q3nQ2n，K1=Q2nQ3n+1=Q1nQ3n+(Q1n+Q2n) Q3n J3=Q1n，K3=Q1n+Q2n求激励方程：6.12 用四个DFF设计以下电路（1）异步二进制加法计数器。（2）在（1）的基础上用复“0”法

13、构成M=12的异步加法计数器。解（1）（2）反馈状态为1100 6.13 用四个DFF设计以下电路：（1）异步二进制减法计数器。（2）在（1）的基础上用复“0”法构成M=13的异步计数器。解（1）（2）反馈状态为0011。6.17 写出图P6.17电路的状态转移表及模长M=?解：由图知，74161的预置数为 Q3Q211 ，预置数控制端 LD 接 Q1。电路先异步清零，则起始状态为0000，列状态转移表如下所示。nnn题 P6.17 状态转移表由状态转移表知，模长M=8，且具备自启动性。Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 10 1 1 11 0 0 01 0 1 11 1 0

14、01 1 1 1 0 1 0 06.18 试分析图6.18能实现M=?的分频。解：74161（1）的Q3接至74161（2）的CP，两74161为异步级联，反馈状态为（4C）H=76，又利用异步清0端，所以M=76。 6.19 试用74161设计循环顺序为0,1,2,3,4,5,10,11,12,13,14,15,0,1的模长为12的计数电路。 解： 思路：当计数计到5时，让其置数为10。反馈状态为0101。 6.20 试用74161设计能按8421BCD译码显示的059计数的60分频电路。 解：思路：先将两片74161分别接成M=10和M=6的形式，再让两者级联，实现M=610=60。 6.

15、22 试分析图P6.22(b)计数器的分频比为多少？LD1Q4Q5Q6Q7CPQ0Q1Q2Q3解：两片74161都处于计数状态 ( P=T=1 ) ，第1片74161的预置数为 ( 1001)2 ，第2片74161的预置数为 ( 0111)2 ，都使用置最小数法实现任意进制计数器。对第1片74161：M1 = N1-9，M1 = 7对第2片74161：M2 = N2-7，M2 = 9两片74161采用异步级联方式，所以总模值M为M = M1 M2 = 79 = 63即：fCP : fZ = 63:16.23 试说明图6.23电路的模值为多少，并画出74160（）的Q0、Q1、Q2、Q3端，74

16、160（）的Q0和RD端的波形，至少画出一个周期。QCC解：M=15QCC6.35 用DFF设计移存型序列信号发生器，要求产生的序列信号为(1)11110000；解： 求触发器的级数得 n = 3 。列状态转移表M=8，由111111模数状态转移路线Q1Q2Q3M=1Q4 Q3 Q2 Q1状态转移路线模数D1 1 1 1 10 1 1 1 00 1 1 0 00 1 0 0 00 0 0 0 01 0 0 0 11 0 0 1 11 0 1 1 11 1 1 1 1M=8取n=4，列状态转移表及相应D1的值。求激励函数D1Q4Q3Q2Q1 010000111011110010110100D1D

17、1 = Q4画电路图6.37 试用JKFF设计循环长度M=12的序列信号发生器。解：该题要求设计一个已知序列长度的序列信号发生器，可以用修改最长线性序列的方法得到：取n=4，M=2n-1=15的最长线性序列：111100010011010，将其左移3（15-12=3）位，再与本身相异或： 异或结果中寻找“1”后面接n-1个0的码，对应到原始序列得到的码为0001，所以反馈状态为Q4Q3Q2 Q1。修改反馈函数为： 此时产生的序列为：111100011010（跳过了原序列0001后面的001的3位） f=(Q4Q3)起跳状态+全0项=(Q4Q3)Q4Q3Q2Q1+Q4Q3Q2Q1 f=(Q4Q3

18、)Q4Q3Q2Q1+Q4Q3Q2Q1 6.40 写出图P6.40中74161输出端的状态编码表及74151输出端产生的序列信号。解：74161采用复0法，实现模M=10的计数器，Q3 Q2 Q1 Q0F 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 11 1 0 0 01 1 0 0 10 1/0 0 1/0 074151输出端产生的序列信号为：1111000110，6.43 试用74161、74151及少量与非门实现如下功能:当S=0时,产生序列1011010;当S=1时,产生序列1110100。S Q2 Q1 Q0F000000010010001101000101011001111000100110101011110011011110111110110101110100解（1）采用计数型序列码发生器。将74161通过异步复零法实现模长为7的计数器 。（2）设计组合电路，列真值表： Q1Q0 SQ2 00 01 11 100011101111110111 Q1Q0 Q2 00 01 11 1001SS11SS0S Q2 Q1 Q0F0000000100100011010001010110011110001001101010111100110111101111101