PSoC系统中组织结构及内核原理分析ppt课件

1、PSoC系统构造PSoC内部可分为4部分：PSoC内核可编程数字系统可编程模拟系统系统资源PSoC总体构造图 PSoC内核包括：CPU内核、SRAM、监控ROMSROM、Flash存储器、中断控制器、睡眠与看门狗、一组时钟源CPU内核M8C采用哈佛Harvard构造全面可配置的内部CPU时钟2KB32KB的Flash128B2KB的SRAMCPU内核可对一切用户单元组成的特殊功能存放器进展存取操作，这一才干使PSoC能对其一切用户模块进展全面重构内核的功能部件可由系统总线经过通用I/O口与外部引脚构成衔接每个引脚具有8中不同的驱动方式，不同的驱动方式为外部衔接提供了强大的灵敏性，引脚上高低电位

2、变化或最近一次读操作时引脚上数据的改动都会触发一次外部中断可编程数字系统由14个数字行组成，1个数字行包含4个根本数字单元4个数字单元包括2个数字根本单元DBB和2个数字通讯单元DCB都可以配置为具有独立功能的数字用户模块，如：定时器、计数器、PWM等多个DBB可以组成一个超越8位的数字用户模块DCB可以配置成主或从SPI模块或全双工UART模块每个DBB或DCB的输入和输出都可以经过行输入总线、行输出总线或行广播总线与其他数字单元相连，也可以经由行输入或输出中线到全局输入或输出总线与通用I/O相连数字单元的输出也可作为模拟RC单元的时钟同步信号 可编程模拟系统模拟阵列按列陈列，1、2或4列每

3、一列有3个根本模拟单元每一列的第一个单元被称为延续时间模拟单元CT，第二、三个单元被称为开关电容模拟单元SC每一列都有一个输入时钟多路选择器，可选择系统时钟或来自数字单元的时钟信号，主要用于SC单元，其大致决议了模拟输入信号的带宽每一列还有一个模拟总线和一个比较总线 系统资源包括：数字时钟带32位累加器的乘法器采样抽取器：用于数字信号处置I2C接口：能实现I2C主从设备功能内部参考电压：1.3V开关式升压泵SMP模拟多路复用器USB接口：支持5个端点，全速12Mb/S系统复位PSoC内核系统 PSoC内核是系统的中心部件，其总体构造如下图包括：CPU内核M8C、SROM 、Flash存储器、S

4、RAM、中断控制器、通用输入输出、睡眠、看门狗、一组时钟源 M8C CPU内核 CPU内核M8C采用哈佛Harvard构造处置器时钟频率范围93.7K24MHz24M时钟下可达4MIPS的运算才干 内部存放器 M8C有5个内部存放器，用于指令的运转，分别为累加器Accumulation，A索引存放器Index，X指令计数器Program Counter，PC堆栈指针Stark Pointer，SP标志存放器Flags，F除了指令计数器PC是16位，其他均为8位。地址空间 M8C具有三块地址空间：ROM、RAM、存放器ROM包含SROM和片上FlashFlash被分配成64Byte的假设干小块存

5、放器地址空间512Byte被分配成两组，即Bank0配置空间和Bank1用户空间。经过设置标志存放器F的XIO位可以实现对两组存放器区的选择 SRAM M8C是一种8位CPU，8位地址总线用于SRAM和存放器的寻址，寻址范围仅为256Byte。为提高SRAM的容量，PSoC对其SRAM采用了分页存储构造。这里需求用到3个页指针存放器和标志存放器的PgMode字段，由它们共同决议所访问的SRAM页，而由地址总线上的地址决议访问该页的哪个存储单元。中断控制器 中断控制器为PSoC提供了一种程序转移机制，当中断发生时，不用思索当前正在执行的程序和义务，就可改动流程，跳转到新的地址去执行中断处置程序。

6、中断处置程序终了后，程序又将接着从发生中断的地方往下执行。中断控制器构造由上图可以看出，一个中断从产生到传送到M8C核的中断恳求端，需同时满足以下条件：硬件中断源产生中断，如定时器溢出或GPIO引脚产生中断；INT_CLRx1该中断没有被去除，即该中断成为一个提交中断Posted Interrupt；INT_MSKx1该中断没有被屏蔽，即提交中断成为一个挂起中断Pending Interrupt；GIE1，即全局中断使能翻开。优先级编码器对在一切挂起中断中进展排序，首先送出优先级最高的中断由M8C核呼应。中断处置过程 激活中断恳求执行完当前指令执行内部中断例程，需求耗时13个周期。在此期间，执

7、行如下操作：将PCHPC15：8、PCLPC7：0和CPU_F按顺序压栈；将CPU_F清0，此时GIE被置0，因此其他中断被暂时制止；将PCH清0；从中断控制器读取中断向量并装入PCL中；此时PC就指向中断向量表中的适宜地址，比如，对于GPIO中断，此值为001Ch。执行该中断向量。中断向量表中典型的中断向量就是一条LJMP指令，跳转到用户的中断处置程序ISR。执行ISR。ISR中，可以经过设置GIE1重新开放中断，以实现中断嵌套，但需求留意防止堆栈的溢出。执行中断前往指令RETI前往ISR。ISR将CPU_F、PCL和PCH从堆栈中弹出，恢复这些存放器原来的值；将CPU_F的GIE重新被置为

8、1，中断再次使能。继续执行下一条指令，即发生中断前指令的下一条。假设没有挂起中断，程序将继续处置这些中断。中断优先级 在同一指令周期内，假设有多个挂起中断发生，那么就要思索中断的优先级，中断优先级编码器会将优先级最高的中断恳求的中断向量送出。PSoC的中断源及其优先级下表所示，0级最高。 中断相关存放器中断去除存放器INT_CLRx用于去除单个中断源的提交中断，每一位对应一个中断源中断屏蔽存放器INT_MSKx用于产生单个中断源的挂起中断中断向量去除存放器INT_VC通用输入输出端口GPIO GPIO担任将PSoC内部设备与I/O引脚进展衔接，为M8C内核与外界提供了数据交换接口，PSoC的数

9、字和模拟系统提供了多种输入输出驱动方式。 GPIO构造与类型 GPIO包含输入缓冲器、输出驱动器和配置逻辑，配置逻辑用于将PSoC的数字和模拟系统衔接至外部引脚，其配置信息由相关的存放器位存储。PSoC的输入输出引脚分为8个一组，称为端口Port，因此每个端口对应8个GPIO。每个GPIO可以配置为以下3大类型：由软件控制的数字输入输出数字IO数字可编程模块的输入输出全局IO模拟可编程模块的输入模拟输入 GPIO驱动方式每个GPIO提供了多种输入输出驱动方式，同时还具有中断才干。一切GPIO都可以作全局IO和数字IO，单只需部分GPIO在内部能与可编程模拟模块相连而作为模拟输入。详见教材P13

10、2 数字IO 可经过读写端口数据存放器PRTxDR实现对IO端口的读写向PRTxDR写入时，每个GPIO对应1位，GPIO将根据写入的数值和所设置的驱动方式驱动相应的管脚M8C经过读取PRTxDR获得端口值，即当前端口引脚电压值所对应的逻辑值全局IO 经过设置端口选择存放器PRTxGS和端口驱动方式位存放器PRTxDMx实现。假设设为全局输入：PRTxGS相应位置位，设置PRTxDMx选择高阻抗数字输入方式；假设设为全局输出：PRTxGS相应位置位，设置PRTxDMx选择高阻抗数字输入以外的其他方式注：以上配置可经过PSoC Designer的互联视图中的引脚设置框选择 模拟输入输出 模拟输入

11、配置可在PSoC Designer的互联视图中的引脚设置框选择高阻抗模拟输入方式。模拟输出功能是经过模拟列总线和模拟输出驱动器，而非GPIO实现的。 GPIO中断 每个GPIO都可以单独设置中断功能中断触发可以选择引脚高电平触发、低电平触发或引脚电平变化三种触发方式 GPIO中断步骤 在端口中断控制存放器PRTxICx中设置中断方式；在端口中断使能存放器PRTxIE中设置相应位以开启中断；设置中断屏蔽存放器INT_MSKx中GPIO相应的中断屏蔽位；设置全局中断使能GIE。以上步骤中前两步可以经过PSoC Designer的互联视图中的引脚设置框的中断选项设置。一切引脚中断都以线或的方式衔接到系统GPIO中断，任何一个引脚中断都将引发GPIO中断。因此当有多个引脚的中断使能都翻开时，用户中断处置程序中必需确定哪一个引脚是中断源。GPIO存放器 PRTxDR端口数据存