定时叫醒器(共19页)

1、桂林电子科技大学基础工程设计论文引言(ynyn)随着(su zhe)科技的发展，人民生活水平的提高，电子(dinz)类产品在逐渐走进了人们的日常生活中，课程设计是综合性专业设计训练的教学环节，是对学生进行的一次综合能力的测试与训练的环节。作为一名大学生即要学好理论知识，还需要锻炼自己的动手能力，所以课程设计对我们的理论联系实际的能力以及以后工作有较好的帮助。此外，作为与一名学电子类的大学生要掌握制作电路板的所有步骤。本次基础课程设计的题目是定时叫醒器，设计要求如下：具有自动清零级可调节叫醒时间功能；拟定叫醒器的组成框图；画出叫醒器的整机逻辑电路图；设计并安装各单元电路，要求PCB布线整齐、美观

2、，便于调试。定时功能在日常生活中有广泛的应用，微波炉、电冰箱、电视机、电风扇等很多家用电器中都有，定时叫醒功能可以为人们提供更加人性化服务，定时叫醒功能也因此十分重要。该课题以数电知识为主，模电知识为辅。我们用Proteus 8 Demonstration 进行仿真，用 Altium Designer进行绘制原理图和PCB图。目 录引言(ynyn) 1方案(fng n)论证12系统(xtng)的组成13硬件设计23.1时钟脉冲的产生23.2减法计数的实现33.3显示部分53.4蜂鸣器发声模块74调试方法和步骤75结论12参考文献13附录141原理图14 2 PCB图15 1方案(fng n)论

3、证本次设计方案，分为四个模块，分别为产生时钟脉冲信号(xnho)模块、计数模块、显示模块、蜂鸣器发声模块。其中最主要的是计数模块，因为用到减法，我采用十进制加减计数器74LS192，此芯片置数和清零都是异步的，我采用预置数法预先设定某数，然后当减到00时蜂鸣器发出声响。2系统(xtng)的组成 时钟脉冲 74LS192进行计数用7448进行译码有两个共阴极数码管显示 有源蜂鸣器产生声音 系统流图3硬件(yn jin)设计3.1时钟脉冲的产生(chnshng)由NE555构成的多谐振荡器。电路产生1Hz的脉冲信号，为求方便选电容为10uF，且r1=r2.又因为电容C5的充放电时间分别为T1，T2

4、，T1=（R1+R2）CIn2，T2=R2CIn2,多谐振荡器的占空比公式q=T1/T2=（R1+R2）/(R1+2R2),又因为周期公式为T=T1+T2=（R1+2R2）CIn2。经计算(j sun)采用47k电阻，其中C6电容0.01uf，其功能是起到滤波作用，使得电路稳定。 555脉冲时钟信号3.2减法(jinf)计数的实现 我采用(ciyng)两片74ls192来实现9900的减法计数(j sh)。下图为74LS192简单的功能介绍。 74ls192功能表我采用的是与指数法如图一，我用拨码开关来设置高低电平，当拨码开关闭合时全都接地，所以为低电平。在拨码开关右侧有一上拉电阻(dinz)

5、，可以使其在不接地的时候是高电平，其中1、2、3、4这四个管脚控制低电平的置数端，这四个管脚是采用2进制的，采用8421码来计算，其中4管脚最高，1管脚最低，例如拨6时只拨2、3管脚就可以了。5、6、7、8这四个管脚为十位的置数端，原理同上，8为高位，5为低位。图一 置数部分(b fen)如下(rxi)图是两片74ls192组成的减法计数器，p0p3为置数端分别与上面的1、2、3、4端口相连，实现低位的置数功能。cu加计数端口，接高给它一个稳定的电平，是该端口始终处于无效状态。Cd接时钟信号，使u1进行减计数工作。u2大概也是如此，不过u2的cd端应在u1的借位输出端，这样就可以实现，个位减十

6、个数，是减一个。十位的借位输出段，借个两片芯片的置数端，当减到00时，从新开始置数。 图为：两片192实现(shxin)倒计数3.3显示(xinsh)部分我采用八段共阴极数码管，用7448做译码器来进行显示，我们可是从这个数码管的显示看出时间的倒计时，反应出计数部分(b fen)的工作状态，并引导我们进行调试。 图为：显示(xinsh)部分3.4蜂鸣器发声(f shn)模块我采用有源蜂鸣器进行叫醒功能(gngnng)，通过74ls192置数信号来控制蜂鸣器的发出响声。4调试方法(fngf)和步骤我对此原理图进行仿真(fn zhn)进行调试。出现几个问题。置数端给十置数时会自动(zdng)减1，

7、例如置66出现56。置数不稳定。蜂鸣器不响。针对以上三个问题，我通过问同学，自己思考，请教老师，终于找到了解决方法。我的计数器的cu端原本接的是低电平，这样会使十位的192在通电后有个高低点评的变化，因此改为接高电平，这样给他一个高电平状态来维持稳定。（图3）置数不稳定是因为置数端不太稳定，接一个上拉电阻使置数端在不接地时为稳定高电平。（图4）蜂鸣器不响是因为置数信号时间太短了，我想应该使计数器在00状态下维持下去。因此我采用一个反相器使置数信号由低到高，反馈给清零信号，这样就就实现了00状态的延续，但同时出现一个问题，00状态怎样改为置数状态，我就采用了拨码开关，清零端分别与地和刚才的反馈信

8、号相连，当要置数时只要和地相连就可以了。（图5） 图3 问题(wnt)一纠正 图4 置数端加上拉电阻(dinz) 图5 蜂鸣器持续(chx)发声5结论(jiln) 通过本次课程设计，我了解了定时叫醒器的基础(jch)制作方法，也加深了自己对555定时器的理解，为以后更多的应用555定时器打下了坚实的基础。本次课程设计试验内容虽然简单，但其过程对我们的锻炼是多方面的。第一(dy)，它锻炼了我们的信息搜集与处理能力，在电板制作过程中，我发现自己并不熟悉各种元件，但借助相关书籍与网络等途径，我们搜集到了了大量有用的资料。第二，它锻炼了我们的动手能力，我做了三块板子才做好的，这次锻炼让我明白细节很重要。第三，让我们巩固了以前学的知识，让我们逐渐意识到怎么用书本上的知识，学会学以至用。参考文献 1 阎石主编数字电子技术基础(jch)北京. 高等教育出版社，2006年5月，P1742392 周巍、黄雄华.数字(shz)逻辑电路实验设计仿真.城都.电子科技大学出版,2007年8月，P79103 附 录1原理图 图一 原理图内容总结（1）引言随着科技的发展，人