allegro等长设置总结_第1页
allegro等长设置总结_第2页
allegro等长设置总结_第3页
allegro等长设置总结_第4页
allegro等长设置总结_第5页
已阅读5页,还剩5页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、对于专业的PCBlayout人员,等长的设置自然如同家常小菜般常见。而对于一些硬件工程师,由于不经常lay比较复杂PCB般,通常又要忙些其他的事情,在这一块儿就涉及的比较少了,不熟悉等长的设置就显得一点儿也不奇怪了-而有时,衡量性价比后,硬件工程师感觉没必要把一些简单的高速版外包,就亲自操刀,这时就会遇到各种他们感觉很奇怪的问题-我曾经拜访过几个客户,他们都向我请教过同一个问题:allegro怎么设置等长-当时向他们讲解如何操作,根据后来反馈的结果,貌似效果不好-于是就准备亲自动手整理一篇相对比较全的等长设置文档,希望下次碰到客户需求时,这篇文档能搞定等长设置的问题-开始之前,先说一下为什么设

2、置等长-这方面的理论,我并没有深入地探究过,只知其然:数字逻辑中,数据的传输是按规定的时序进行的,信号在传输线上有自己的延时,如果信号线长度差别较大,对应的延时就会有较大的差别,此时信号间时序可能会紊乱,导致芯片不能正常收发数据-简单的说,信号线间的等长控制,就是为了时序的匹配-在设计中,比较常见的就是信号线和时钟之间的误差。关于误差值,以后再探讨一下。接下来进入主题。需要控制等长的信号线,绝不是一根,这样我们可以根据情况进行分类处理-这里以DDR2为例,介绍如何通过BUS来设置等长约束-打开CM,进行电气规则设置,如下图:Eeiztnca已ntiaPairSeedtandShowEe-rne

3、ntBookmark.RemoveReferencedEectncaCSetElectricalConstraintSetConstraintsNetDifferentiaPair田U20DATA0M1)田DDRADD(2SJ田FLASH(BlfflJTAG2-FileEditObjectsColumnViewAnalvzeAuditToolsWindowHelpWorksheetselectorSignalIntegrity(3-1Timing0-Routingrh-BSignalIntegrity(EJ-RoutingImpedanceMm/MaxPropagatiofflU2DDATAS

4、M1)fflCON9CPU(28)aERX(6)WETX(6)fflLCD(23)SSDO(7)fflSPI2(41fflTWIGSCKSDA(2)想必每电气规则后加上该组信号的数据锁存Min/MaxPropagationDelaysTotalEtchLengthRelativePropagationDelay清楚;在我们打开CExpandAllCollapseMembership简单说一下步骤:选中信号右键选择create接着选择下级菜单中的BUS。接下来会弹出一个对话框,如下图”在BUS栏中填上合适的名称,点击0K就完成了BUS的创建。DBiis:S已lections:NameBUS2Bu

5、s在直命名”.U-SVREFtPUVDDS-I-IOVDDCSiT-ll-AVDDKCanceletHelp如果创建BUS后,这些是刚才选鬻1发现某一个信号或者几个信号漏选了此时再把它们添加进刚才的BUS就可以了。如下图:ANECreateMembershipDSODTODRAM-INoneNetAVCCNetAVDD3V3NetBATNetCHGLEDNetCHSENSENetCLK32K-1NNetCLK32K-OUTNetCPU-SVREFNetCPUVDDNetCSI-IOVDDNetCSI-PMU-AVDDNetCSI1-VCCDLLVDD平唱量右键选它MatchGroup.Diff

6、erentialPair.None.CON92UPUDDR_ADDERXETXFLASHJTAGLCDSDOSD1SPI2TXa/1DECKSDATWI1_SCK_SDATWI2-SCK_SDAU19DOOSigXpi妾添加旳S.在这里选中信号所舄的BUCurrent_iCreateBus曾|如此就完成了BUS的创建。个人认为在这里对信号创建BUS进行区分,显得更加有条理。接着设置等长规则,这里先介绍一种比较直接的方法-1.D选中刚才创建的BUS名称,右键点击SiXplorer弹出如下的信号拓扑模型:2.Constraints.NaiiLeFroiiL:ModityRuleEditingiQr

7、|日U19DATA0(11)$Lh一!l一_TlrKell=ropL)曰nylamI!1一般,2指定?长度。双击设置参考基准如下:一况P,会二看到启一BU况,会看到%.ABUU19.塞考基准。选择.MGrp,的name,右键analy线都会在这个name的MGrp中,ze一下,在右面会看到信号线的曰号长PPr度那一列最卍(j1血砒面愆黜可以进仃排序,升序or降笔序,就看喜好了Global!Global:Global:GlobalGlobal:Global:GlobalGlobal:Global:Global;Global然后在rulename处命一个名称,From和To,左面显示的也有,就是要

8、做等长的信号线的两个点,分别点击选择,自动添加到From和To.接下来的选择可以参考图中所示:Delta和Tolerance就是误差长度,如Omil和25mil,在绕等长时,则可以把最长的和最短的信号线控制在50mil,信号线和参考基准信号线间的误差都会控制在正负25mil以内。这两个值可以根据实际情况来更改。最后还需要的操作:分别点击AddApplyOK.然后就会回到那个模型的界面,在此把刚才设置的更新到CM就行了:File-updateCM.constraintmanager,接下来再指定参考基准信号线,就基本完成了等长规则的设置.1回到CM中,找到刚才创建的rulename例如下图:O.

9、OQMIL:10.WOMIL2.46Ml-bFtetativE0巳加Etelta-iToteranceAr-tinAiliMaqinuns盒吉O.OOMIL:10.QrMIL0.0QMIL:10.Q0MILAnalyzeF9O.QQMIL:10.00MILO.QQMIL:10.00MILGotosourceO.QQMIL:10.00MILChange.O.QQLI也110.00HL0.00站IL刪”00MG.QQMIL:3晶巴MIL0.00MIL:3Q0.QgNIIITARGET、接下来就可l以绕等长了:藍启动绕等长勺命挚2.D相关的参数设置,如下图:Mil?delaytuneO.QQMIL:

10、10.00MILO.QQMIL:10.00MIL基本的设置就如上描述。这里再说一下特殊的情况:D创建模型的特殊情况:有时候添加在同一个BUS中的信号的模型不一样,如在某信号线加一个测试点,模型就不一样了,此时这根信号就无法和其他信号共用同一个模型,无法同时添加到那个MGrp。需要单独建一下模型,如下图:D和上面创建BUS模型的过程一样,记得这个单独的模型的rulenam和先前创建的rulenam一致,这样创建完成后,这个信号也会添加到相同的MGrp;关于Xnet的设置:在设置等长时,收发之间可能串接了被动元件,如电阻、电容、电感,此时需要先设置Xnet,然后再设置等长。当然,也可分前端和后端分

11、别绕等长。Xnet设置操作如下:d:eejrL:d1.点击菜单AnalyzeSI/EMISimModel.弹出来的建议定义DCnet直接Yes即可。然后出现下面的Model设置对话框:巨SignalMedelAssignment智RN5RPS-0402RPACKS-33RSLP2510PSRCLAMP05Z4PSMTDIPSU4ASWITCH-4%RN4R04028S7RR0402NCJ-POPRP4-0402RPACK4-1K5RP4-0402RPACK4-20KRP4-0402RPACK4-22RRP8-0402RPACK8-20KRPS-0402_RPACKS22RRP8-040?_RP

12、ACK8-22RRPS-0402_RPACKS-33RRPS-0402RPAQKSS:2RRP4-0402_RPACK4-22RRPS-0402RPAQK8-Z2RLoad.CreateModel.FindMode1.EditModel.*DisplayFiltDeviceType:*也ut口EWtupDevTypeVa1ue/RefdesSignalModelOKCance1匸-OQp-op-fe0-:s-:0-;s-:0-:0-:0-Mode1AssigniiientM口d巳1:RF18-0402LRPACK8-22RAssignmentMapFile:Save.IncludeORIGIN

13、ALModelFaithinMapFileClearAllMode1AssignTiLenta选择要创建model的器件:可以直接在板上点选要创建模型的器件,也可以在Detypevalue/refdes中选择-点选createmode.,.弹出的对话框设置如下:4.点击ok,确定后弹出如下对话框:Modename,默认的没问题就可以不用动;Circuittype根据情况选择;Singlepins这里需要注意一下,如1、16相当于同一个电阻的两个pin,就连着,接着2、15相当于另一个电阻。注意不同的pinnumber之间用空格隔开,如1和16之间、16和2之间、2和15之间-设置完成后,查看n

14、et的property,会发现多一条:MemberofXNet:.设置完成Xnet后,等长的设置同上;这里再介绍一下另一种设置等长的方法:利用PinPa创J建等长约束-有时候创建器件的拓扑模型可能不管用,就可以用这一招。1.D在BUS中选中信号线,同样的右键:create-pinpair在弹出的对话框中,分别选择信号的两个端点,然后ok就可以了。依次为其他net创建pinpair此时net的下级菜单中会出现ppr的东东,这就是刚才创建的pinpair如下图:Delay211一R-/Net日CHGLEDPPrDD22:U236BusCTEST.Net日CHSENSE)U2A312.1仓igroupMGrp):选中BUS中所有的ppr,右键create.,就不再惮述。漏选的”样可用membership来添加D完成后,再设置一下刚刚生成的MGrp就ok了,如下图:有时,有些器件的Pin没有定义pintyp时需要先定义pintyp然后才能设置pinpair其操作如下:1,点击菜单EditProperties.;2,在Find栏位中勾选PinD在PCB中选中需要修改PinTyp的Pin;在出现的对话框中做如下图的设置:DeletePropertyValueIlIIIRI|HIII

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论