PA输入端匹配电路之作用

1、零中频架构收发器，顾名思义，去除掉了中频的零件，由于具备了低成本，低复杂度，以及高整合度，这使得零中频架构的收发器，在手持装置，越来越受欢迎。但连带也有一些缺失，其中一项便是所谓的COPulling如下图1-3:在零中频架构中，因为主频讯号的频率与LO相同，所以有可能会泄漏并造成干扰，而整个发射路径中，最可能的泄漏来源为PA输出端与天线端，因为PA输出端的能量最强，因此会以传导方式干扰，而天线端则是会直接以辐射方式干扰，使调变精确度下降，导致相位误差，频率误差，以及EM都会有所劣化。因此不论是高通，或是MTK,都会建议收发器与PA要分别放在两个独立的屏蔽框里，也是为了避免COPuHing。PA

2、屏蔽框 除此之外，A输入端的匹配若没调校好，会因反射而干扰VCO,导致调变精确度下降，如下图：有时会遇到的问题是，将A俞入端的SAWFilt拔掉，其相位误差与EVM会变差，此时可能有人会认为是SAWFilte令关系，但这是个误解，因为相位误差与EVM,都是带内噪声，而SAWFilt是用来抑制带外噪声，换言之，SAWFiltr无法改善相位误差与EVM，相反地，若SAWFilt的GroupDl过大，会导致信号有所失真，进而劣化EVM。因此合理的解释，便是COPulling当PA输入端放SAWFilt,此时收发器看出去的S11很好，不会有讯号反射。反射3。但是当PA输导致收发器看相位误差与E另外，由

3、4-6可知，当RF讯号的谐波过大时，可在PA输入端，设计LC低通滤波器，先抑制PA输入端的谐波，避免因PA的非线性效应，而使其更加恶化。特别注意的是，不可将C氐通滤波器,设计在PA输出端，因为会动到oad-pu。Purple2ndHarmonicsOremgE3rdHarmonics/TTJTil七fl.3-L2D.6o.a1由上图可知，不同的Load-pul，l会有不同谐波值，第二象限是高谐波区，若该C氐通滤波器，使oad-pull跑到第二象限，进而导致谐波值变大，那么该滤波器抑制谐波的能力，便大打折扣。如上图，假使其谐波增将LC低通滤波器，设计在PA输出端，那么该滤波器抑制谐波的能力，便大

4、打折扣，即便最终谐波仍获得改善，也会因Load-pull更动，而导致其他发射端的性能都劣化4-6。而由1-2可知，PA的输入端，其实也是DA(DriverApli的road-pull因此这部分的匹配若没调校好，会使DA的线性度不够，导致在PA输入端，开关频谱已偏高的情况发生，再加上PA是主要的非线性贡献者，如此便会导致PA输出端的开关频谱更差。苓RefRB142DRFAlt20dBLlVBM100kHzM1xer-10dBmIDdBmSUT1sUnitdB #当然CDMA的ACLR,也是一样道理，因此PA输入端的ACLR不能太差，否则PA输出端的ACLR，肯定只会更差，而一线品牌大厂，其正负5

5、MH的ACLR，都要求至少-40dBcRef10dBmSampLog3,04MHz-fI-44,88tdBc-44.65；dBc10dB/ # Span25MHz-60.83；dBcCenterL95006GHz豁馭30kHz所以PA输入理，由下图可知，当PA输入端的Matching调校为较收敛的状况时，其EVM也曾XHPbCptimizalioA：OI：SliilMHx勺I中rH.-3.25%38-3.9妲1.CO.IIJ-JXA.1：UWI.IXCI.LIMil：I：知JllphTHTrfrimhI-fthlH.-qr卯1时|：KW.*1mojlOUJ/和：书聘ujiiJmi.il1.1M

6、.IIJ-aL:-nhI：Ahm-s1：:!flJl.i.i.U.UJ.iI.:s5.7.-，:flj2JlI:i：-=!|:：1：&：111CHMPMHPMOrisinal29375.0%8飞Kh30126.00%6.3-57%30805.30%跟着改善2。由于A的输入功率范围一向很广，以RFMD的RF3225为例，其输入功率范围为0dBm6,这示收发器的输出功率，即便扣掉MismatchLos与InsrtionLosS仍符合A的输入功率范围，因此一般而言，较少调校此处的匹配，通常都是要dbug寸，才会调校此处。而由以上可以看出，若A俞入端走线阻抗控制做得够好，有收敛在50奥姆附近，理论上拿

7、掉是不至于出太大问题。当然，A输入端Matching拿掉，就无法兜低通滤波器，来解传导杂散，不过若是高通平台。还可以靠调NV的方式来解。下图是A_EnableANT_SEL、V_ramp三条曲线1。这三早开晚开前面提到，若A输入端走线阻抗控制做得够好，有收敛在50奥姆附近，理论上其A俞入端的Matching可拿掉。而若A没有内建DCBlock则A输入端需摆放串联电容。然而，由7-8可知，串联电容会使阻抗有所偏移，破坏原本已经控制好的阻抗。那这该如何处理呢？jCDC上式是容抗的公式，由上式可知，当电容值极大时，其阻抗会近乎于零。而作阻抗匹配前，要先将落地组件拔除，且串联零奥姆电阻，来得知走线的原

8、始阻抗8，因此可知串联零奥姆电阻，并不会改变原始阻抗。而前述已知，电容值极大时，其阻抗会近乎于零，相当于零奥姆电阻，故可知若想抵挡直流讯号，但又不想使阻抗有所偏移时，可以摆放大电容，来同时兼具这两种需求。然而这边所谓的大电容，并不需要到uF等级，因为uF等级的电容，至少都是0603的尺寸，若摆放在走线，不仅占空间，同时也会因宽度与走线差异过大，产生很大的阻抗不连续，以至于MimatchL0曾加，如下图： # #Impedancediscontinuity 因此等级的电容即可，以DCS1800/PCS19为例，由下图可知，串联56的电容，其阻抗几乎不变。由前述我们可总结1.频率误差/相位误2传导杂散二设3.ACLR开关频谱若阻抗控制有做好,Ijil1.9GHzr50Ohmx0OhmGHzr50Ohmx0OhmGHzr5配Ohmx-1.6OhmGHzr50Ohmx-1.5Ohm摆放，以防万一，确认其发射性能皆无大碍时，下一版PCB设计再将其拿掉。ReferenceGSM之调制与开关频谱(ORFS)解析与调校大全，百度文库WCDM零中频发射机(T之调校指南与原理剖析，百度文库VCOPull对于零中频发射机之相位