数字电路课件：第三章 门电路

1、第三章 门电路本章主要内容：本章讲述数字电路的基本逻辑单元门电路。主要内容有：本章重点内容：CMOS门电路和TTL门电路的外部特性（逻辑功能、电气特性）本章学时安排：10学时本章习题：二极管和三极管在开关状态下的工作特性CMOS门电路的工作原理、逻辑功能和电气特性TTL门电路的工作原理、逻辑功能和电气特性3.33.5、3.8、3.10、3.12、 3.143.21、 3.233.26、*3.27、*3.28、3.29门电路是用以实现逻辑关系的电子电路，与我们上一章所讲过的基本逻辑运算和复合逻辑运算相对应，门电路主要有：与门、或门、非门、与非门、或非门、与或非门、异或门等。在数字电路中，一般用高

2、电平代表1、低电平代表0，即所谓的正逻辑系统。若以高电平表示0、低电平表示1，则称负逻辑。3.1 概述如何获得高、低电平？其基本原理如下图。S打开vO为高电平S合上vO为低电平S可用二极管或三极管代替01VCC0V正逻辑高、低电平都有一个允许的电压范围，只要能区分高、低电平即可。S输出信号输入信号VCCvIvO3.2 半导体二极管门电路3.2.1 半导体二极管的开关特性高电平：VIH=VCC低电平：VIL=0理想开关vI=VIH D截止，vO=VOH=VCCvI=VIL D导通，vO=VOL=0.7V实际特性k：波耳兹曼常数T：热力学温度q：电子电荷二极管的开关等效电路3.2 半导体二极管门电

3、路3.2.1 半导体二极管的开关特性与VCC和RL相比rD和VON均不能忽略。与VCC和RL相比rD和VON均可以忽略。与VCC和RL相比rD可以忽略、VON不能忽略。3.2 半导体二极管门电路3.2.1 半导体二极管的开关特性二极管的动态电流波形正向导通电流的建立稍滞后瞬态反向电流较大持续时间几纳秒内3.2.2 二极管与门真值表111001010000YBA逻辑电平3.7330.7030.7300.700Y/VB/VA/V设VCC=5V，A、B输入端的高电平VIH=3V，低电平VIL=0V，二极管D1、D2的正向导通压降VDF=0.7V，则输入输出逻辑电平关系表如右上。若规定3V以上为高电平

4、，表示为1；0.7V以下为低电平，表示为0，则真值表如右下。3.2 半导体二极管门电路Y=AB3.2.3 二极管或门真值表111101110000YBA逻辑电平2.3332.3032.330000Y/VB/VA/V若输入的高低电平分别为VIH=3V、VIL=0V，两个二极管的导通压降均为0.7V，则只要A、B当中有一个是高电平输出就是2.3V。只有当A、B同时为低电平时，输出才是0V。电平关系表如右上。若规定2.3V以上为高电平，表示为1；0V以下为低电平，表示为0，则真值表如右下。3.2 半导体二极管门电路Y=A+B二极管门电路电平有偏移！3.3 CMOS门电路分立元件门电路虽然简单，但是存

5、在严重的缺点。如体积大、工作不可靠；需要不同电源；各种门的输入、输出电平不匹配等。与分立元件电路相比，集成电路（Integrated Circuit，简称IC）将数字电路的元器件和连线制作在同一硅片上，具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。集成电路的分类：按照集成度的高低，可分为小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）；根据电路内部的结构，可分为DTL、TTL、HTL、ECL、I2L、MOS管集成门电路；根据制造工艺的不同，又分为双极型、单极型、混合型三种。CMOS电路（单极型）是当前数字

6、集成电路的主流产品，功耗极低，非常适合制作大规模集成电路。TTL电路（双极型）的功耗较大，已逐渐被CMOS电路取代，但在现有的设备中仍旧使用。SGD3.3 CMOS门电路3.3.1 MOS管的开关特性一、MOS管的结构和工作原理（Metal-Oxide-Semiconductor Field-Effect Transistor）S (Source)：源极；G (Gate)：栅极；D (Drain)：漏极；B (Substrate):衬底金属层氧化物层半导体层PN结3.3 CMOS门电路一、MOS管的结构和工作原理3.3.1 MOS管的开关特性加上+vDS：1、当vGS=0时，则D-S间是两个背

7、向PN结串联，iD=0。2、当加上+vGS，且足够大至vGS VGS (th)，D-S间形成导电沟道（N型层）。3、vGS 升高，沟道截面积加大，iD增加。控制vGS改变iD。N沟道增强型开启电压反型层(电子)3.3 CMOS门电路二、MOS管的输入特性和输出特性3.3.1 MOS管的开关特性1、输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。2、输出特性：iD = f (vDS) 对应不同的vGS下得一族曲线 。分三个区域：截止区、恒流区、可变电阻区3.3 CMOS门电路3.3.1 MOS管的开关特性截止区：vGS 109。二、MOS管的输入特性和输出特性3.3 CMOS门电

8、路3.3.1 MOS管的开关特性二、MOS管的输入特性和输出特性可变电阻区：当vDS 较低（近似为0）， vGS 一定时， vDSiD常数（电阻），这个电阻受vGS 控制、可变。3.3 CMOS门电路3.3.1 MOS管的开关特性二、MOS管的输入特性和输出特性恒流区： vDS较大，iD 基本上由vGS决定，与vDS 关系不大。N+N+3.3 CMOS门电路3.3.1 MOS管的开关特性三、MOS管的基本开关电路3.3 CMOS门电路3.3.1 MOS管的开关特性四、MOS管的开关等效电路OFF ，截止状态ON ，导通状态3.3 CMOS门电路3.3.1 MOS管的开关特性五、MOS管的四种类

9、型N沟道增强型P沟道增强型3.3 CMOS门电路3.3.1 MOS管的开关特性五、MOS管的四种类型N沟道耗尽型P沟道耗尽型在vGS=0时已经存在导电沟道； 当vGS小于某个负电压值VGS(off)时沟道消失，管子截止。大量正离子VGS(off)：夹断电压3.3 CMOS门电路3.3.2 CMOS反相器的电路结构和工作原理一、CMOS反相器的电路结构T1T2vIvOVDDiDVSSN沟道增强型MOS管CMOS电路P沟道增强型MOS管3.3 CMOS门电路工作原理：T1T2vIvOVDDiDVSS设T1和T2的开启电压分别为VGS( th )P和VGS( th )N ，同时令VDD VGS( t

10、h )N VGS( th )P 。vI =VIL=0vGS2=0 VGS( th )N截止vGS1= -VDD， vGS1 VGS( th )P 导通vO =VOH VDD3.3 CMOS门电路T1T2vIvOVDDiDVSSvI =VOH= VDDvGS2= VDD VGS( th )N导通vGS1=0vGS1 VGS( th )P 截止vO =VOL 0电路中T1和T2总是一个导通而另一个截止，即所谓互补状态，故称为互补对称式金属氧化物半导体电路（Complementary Symmetery MetalOxideSemiconductor Circuit，简称CMOS电路）。同时因总有一

11、个管子截止，且截止内阻又极高，故CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点。3.3 CMOS门电路二、电压传输特性和电流传输特性AB段输出高电平VOH VDDCD段输出低电平VOL0AB段：vI VGS( th )N， T1导通而T2截止。设VDD VGS( th )N VGS( th )P ，VGS( th )N= VGS( th )P ， T1和T2有相同的导通内阻RON和截止内阻ROFF。CD段：vI VDD VGS( th )P ， T1截止而T2导通。BC段： VGS( th )N vI VDD VGS( th )P ， T1和T2同时导通。当vI= VDD时，若两管

12、参数完全对称，则vO= VDD 。阈值电压VTH ：转折区中点（vO= VDD）对应的vI 。VTH = VDD 。vI电压传输特性OvODABCVGS( th )PVGS( th )NVDDVDDVDD12VDD123.3 CMOS门电路电流传输特性：漏极电流iD随输入电压vI变化的曲线。AB段： T1导通而T2截止，截止内阻ROFF非常高，故 iD 几乎为0。CD段： T2导通而T1截止，截止内阻ROFF非常高，故iD也几乎为0。BC段： T1和T2同时导通，有电流iD 流过。而且vI= VDD附近iD最大。使用时应避免器件长期工作于BC段，以防止因功耗过大而损坏。vIOiDDABCVGS

13、( th )PVGS( th )NVDDVDD12电流传输特性3.3 CMOS门电路三、输入端噪声容限vI电压传输特性OvODABCVGS( th )PVGS( th )NVDDVDDVDD12VDD123.3 CMOS门电路三、输入端噪声容限VNHVNLV NHV NL不同VDD下CMOS反相器的噪声容限vI /VOvO /V1515101055VDD=15VVDD=10VCMOS电路的噪声容限和VDD有关。由图知， VNH 和VNL随VDD的增加而加大，且同一VDD下VNH = VNL 。在输出高、低电平的变化不大于限定的10%VDD的条件下，输入信号低、高电平允许的变化量大于30%VDD

14、 。所以，输入端噪声容限的保证值为VNH = VNL=30%VDD。CMOS电路的噪声容限可通过提高VDD来增大。3.3 CMOS门电路一、输入特性3.3.3 CMOS反相器的静态输入特性和输出特性MOS管的栅极和衬底间存在以SiO2为介质的输入电容，因绝缘介质非常薄、极易被击穿，所以必须采取保护措施。在目前生产的CMOS电路集成电路中都采用了各种形式的输入保护电路，下图是常见的一种。设二极管的正向导通压降为VDF（0.5V0.7V）。vIVDD+VDF导通其上电压不超过VDD+VDF钳在VDD+VDF输入保护电路T1T2vIvOVDDVSSD1D2C1C2RSVG3.3 CMOS门电路vI0

15、.7V导通其上电压不超过VDD+VDF钳在VDF由以上分析可得输入特性曲线如右图。vIiIOVDD+ 0.7V 0.7V在0.7VvI VDD+VDF范围，输入保护电路不起作用，iI 0。在vIVDD+VDF范围， D1导通， iI 迅速增大。在vI 0.7V范围， D2导通，iI 的绝对值迅速增大。输入保护电路T1T2vIvOVDDVSSD1D2C1C2RSVG3.3 CMOS门电路二、输出特性低电平输出特性当vO=VOL时，反相器的P沟道管截止，N沟道管导通，工作状态如下图示。由于T2的 导通内阻与vGS2的大小有关，vGS2越大导通内阻越小，所以同一IOL值下VDD越高，导通时的vGS2

16、越大，VOL也越低。OVOLVDD=5V10V15VIOLRLVOLVDDIOLVIH =VDDiD2T23.3 CMOS门电路高电平输出特性当vO=VOH时，反相器的P沟道管导通而N沟道管截止，工作状态如下图示。同一VDD下，随着负载电流的增加， T1的导通压降增加， VOH下降。而另一方面由于T1的 导通内阻与vGS1有关， vGS1越负导通内阻越小，所以同一IOH值下VDD越高，导通时的vGS1越负， VOH也下降得越少。OIOHVOHVDD=5V10V15VRLVOHVDDIOHVIL =0T13.3 CMOS门电路3.3.4 CMOS反相器的动态特性一、传输延迟时间tPHL、 tPL

17、H、平均传输延迟时间tpdtPHLtPLH50%VOH50%VIHtOvItOvO平均延迟时间tpd3.3 CMOS门电路 二、交流噪声容限当输入信号为窄脉冲，而且脉冲宽度接近于CMOS电路的传输延迟时间时，使输出改变状态所需的信号幅度将远大于直流信号幅度，即输入噪声容限明显提高；而且，传输时间越长，交流噪声容限也越大。CMOS的传输延迟时间与电源电压和负载电容有关，所以交流噪声容限也受电源电压和负载电容的影响。CMOS反相器的交流噪声容限噪声电压作用时间tW越短、电源电压VDD越高，则交流噪声容限VNA越大。三、动态功耗PD（静态功耗PS极小，与动态功耗相比可忽略）3.3 CMOS门电路 1

18、、CMOS反相器对负载电容充、放电的功耗PC输入信号的重复频率三、动态功耗PD3.3 CMOS门电路 信号重复频率越高、上升时间和下降时间越长，VDD越高，动态功耗越大。2、两管同时导通的瞬时功耗PT瞬时导通功耗：3.3 CMOS门电路 3.3.5 其它类型的CMOS门电路一、其它逻辑功能的CMOS门电路有或非门、与非门、或门、与门、与或非门、异或门等。右图为CMOS与非门的基本结构形式。T1AYVDDT4T2BT3A、B中有一个或全部为低电平时，T1和T3中有一个或全部导通，T2和T4中有一个或全部截止，输出高电平VOH 。A、B同时为高电平时，T1和T3同时截止，T2和T4同时导通，输出低

19、电平VOL。3.3 CMOS门电路 带缓冲级的CMOS门电路与非门的基本结构形式虽然简单，但有严重缺陷。首先，它的输出电阻RO受输入端状态的影响。如A=B=1时，RO=RON2+RON4=2RON；而A=B=0时，RO=RON1/RON3=RON/2。其次，输出的高、低电平受输入端数目的影响。输入端越多，串、并联的驱动管数目均越多，串联数目多使输出低电平升高，而并联数目多使输出高电平也升高。为克服以上缺点，在门电路的每个输入端、输出端各加一级反相器。所加的这些标准反相器称为缓冲器。如与非门是在或非门电路的基础上增加了缓冲器后得到的。3.3 CMOS门电路 二、漏极开路的门电路（OD门）CMOS

20、电路的输出级结构用一个漏极开路输出的MOS管，构成漏极开路输出（Open-Drain-Output）门电路，简称OD门。OD门经常用于输出缓冲/驱动器中，或用于输出电平的变换，以及满足大负载电流的需要。也可实现线与逻辑。使用时输出端必须经上拉电阻RL接到电源VDD2，VDD2可以与VDD1不同。只要ROFF RLRON，则TN截止时，vO=VOHVDD2； TN导通时，vO=VOL0。3.3 CMOS门电路 二、漏极开路的门电路（OD门）几个OD门的输出端可以直接相连，实现线与逻辑。当Y1或Y2任一个为低电平时，Y均为低电平。只有Y1和Y2同时为高电平时，Y才为高电平。3.3 CMOS门电路

21、二、漏极开路的门电路（OD门）上拉电阻RL的计算所有OD门截止、输出高电平：RL上流过电流为MOS管截止时的漏电流和负载门的高电平输入电流之和nIOH+mIIH，n为并联OD门的数目，m为负载门高电平输入电流的数目。RL不能取得太大，以保证输出高电平VOH，即3.3 CMOS门电路 二、漏极开路的门电路（OD门）上拉电阻RL的计算当输出低电平、且只有一个OD门导通，则负载电流将全部流入这个管子，其值为RL上流过电流与负载门的低电平输入电流之和：(VDD-VOL)/RL+m IIL ，m为负载门电路低电平输入电流的数目。RL不能取得太小，以保证流入导通管的电流IOL(max)，即3.3 CMOS

22、门电路 三、CMOS传输门和双向模拟开关CMOS传输门也是一种基本单元电路，其电路结构和逻辑符号如下图。 T1和T2的源极和漏极在结构上完全对称，即源极和漏极可互易使用，所以栅极的引出端画在栅极的中间。T1vI /vOvO /vI VDDT2CC电路结构TGCCvI /vOvO /vI逻辑符号3.3 CMOS门电路 设传输门的一端接输入正电压vI，另一端接负载电阻RL，则T1和T2的工作状态如下图。vI范围：0 VDDT1 和T2均截止vI和vO间呈高阻态，传输门截止。0VVDDT1vIvOVDDT2CCRLT2CS2D2vORLvIT1vIvOCRLS1D13.3 CMOS门电路 VDD0V

23、vI范围：0 VDDT1 和T2至少有一个导通vI和vO间呈低阻态，传输门导通。因T1和T2结构形式对称、漏极和源极可互易使用，即传输门的输入端和输出端可互易使用，所以CMOS传输门是双向器件。T1vIvOVDDT2CCRLT1vIvOCRLS1D1T2CS2D2vORLvI3.3 CMOS门电路 利用CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路。如：异或门、数据选择器、寄存器、计数器等。A=1、B=0时，TG1截止而TG2导通，Y=B=1；A=0、B=1时，TG1导通而TG2截止，Y=B=1；A=B=0时，TG1导通而TG2截止，Y=B=0；A=B=1时，TG1截止而TG2导通

24、，Y=B=0。3.3 CMOS门电路 传输门的另一个重要用途是作双向模拟开关，用来传输连续变化的模拟电压信号。双向模拟开关的电路结构和符号如下图。设输出端接电阻RL，如右下图。设双向模拟开关的导通内阻为RTG。C=0时开关截止，输出与输入之间不通，vO=0。C=1时开关接通，导通内阻为RTG 。要求RLRTG且RTG不受输入电压影响，以得到尽量大且稳定的输出。SWCvI /vOvO /vICvI /vOvO /vITGSWCvIvORL3.3 CMOS门电路 四、三态输出的CMOS门电路EN=0时，与非门输出为A，或非门输出也为A，所以T1和T2组成的反相器输出为：Y=A。EN=1 时，与非门

25、输出为1，或非门输出为0，T1和T2均截止，则输出Y=Z（高阻态）。低电平有效3.3 CMOS门电路 四、三态输出的CMOS门电路高电平有效三态门的应用3.3 CMOS门电路 四、三态输出的CMOS门电路EN轮流为1，分时传输数据。EN=1，G1工作而G2高阻态，DO反相后送到总线； EN=0，G2工作而G1高阻态，来自总线的DI反相后送入电路内部。双向传输3.3 CMOS门电路 3.3.6 CMOS电路的正确使用前述CMOS电路的输入保护电路，由于二极管和限流电阻的几何尺寸有限，使它们所能承受的静电电压和脉冲功率受到一定限制。实际中CMOS集成电路可能会接触到达几千伏的静电高压，为防止损坏，

26、通常要注意 以下几点：最好采用金属屏蔽层作包装材料，而不要用易产生静电高压的化工原料和化纤织物。电烙铁和其它工具、仪表、工作台台面等应良好接地。服装和手套应用无静电的原料制作。不用的输入端不应悬空。一、输入电路的静电防护二、输入电路的过流保护输入保护电路中钳位二极管上流过的电流一般为1mA，所以在输入电流较大的场合必须采取过流保护措施，以免电路损坏。3.3 CMOS门电路 输入端接低内阻信号源时，应在输入端和信号源间串入保护电阻，以保证流过保护电路的钳位二极管的电流不超过1mA。输入端接有大电容时，也应在输入端和电容之间接入保护电阻。因为在电源电压突然降低或关掉时，该电容上积存的电荷将通过保护

27、电路中的二极管放电，形成较大的瞬态电流。串入保护电阻后，可限制此放电电流不超过1mA。输入端接长线时，应在门电路的输入端接入保护电阻。因为长线上不可避免地伴生有分布电容和分布电感，所以当输入信号发生突变时只要门电路的输入阻抗与长线阻抗不匹配，则必然在CMOS电路的输入端产生附加的正、负振荡脉冲。过流保护措施有：3.3 CMOS门电路 *三、CMOS电路锁定效应的防护1、锁定效应产生的原因CMOS反相器中的双极型寄生三极管效应3.3 CMOS门电路 三、CMOS电路锁定效应的防护1、锁定效应产生的原因CMOS反相器中由寄生三极管电路形成的可控硅结构3.3 CMOS门电路 三、CMOS电路锁定效应

28、的防护2、锁定效应的防止保证：防护措施：输入端钳位保护输出端钳位保护电源加去耦保护3.3 CMOS门电路 3.3.7 CMOS数字集成电路的各种系列一、4000系列最早投放市场。工作电压范围宽（318V），传输延迟时间长达100ns，带负载能力弱（约0.5mA）。二、HC/HCT高速CMOS系列采用了硅栅自对准工艺以及缩短MOS管的沟道长度等改进措施，传输延迟时间缩短至10ns左右，带负载能力提高至4mA左右。三、AHC/AHCT改进的高速CMOS系列工作速度、带负载能力均比HC/HCT提高近一倍 。与此系列性能相近的还有一种VHC/VHCT系列。四、LVC低压CMOS系列工作电压1.653.

29、3V，传输延迟时间缩至3.8 ns，在电源电压为3V时，最大负载电流可达24 mA。五、ALVC改进的低压CMOS系列进一步提高了工作速度，并提供了性能更加优越的总线驱动器件。3.5 TTL门电路3.5.1 双极型三极管的开关特性因工作时有自由电子和空穴两种载流子参与导电而得名。一、双极型三极管的结构（管芯 + 三个引出电极 + 外壳）3.5 TTL门电路3.5.1 双极型三极管的开关特性二、双极型三极管的输入特性和输出特性输入特性曲线（NPN）VON ：开启电压硅管，0.5 0.7V锗管，0.2 0.3V近似认为:VBE 0.7V后，基本为水平直线。3.5.1 双极型三极管的开关特性二、双极

30、型三极管的输入特性和输出特性输出特性曲线（NPN）3.5 TTL门电路3.5 TTL门电路特性曲线分三个区域：放大区：条件vCE 0.7V, iB 0, iC随iB成正比变化，iC=iB。饱和区：条件vCE 0, vCE 很低，iC 随iB增加变缓，趋于“饱和”。截止区：条件vBE = 0V, iB = 0, iC = 0, ce间“断开” 。3.5 TTL门电路3.5.1 双极型三极管的开关特性三、双极型三极管的基本开关电路饱和基极电流IBS：3.5 TTL门电路3.5.1 双极型三极管的开关特性三、双极型三极管的基本开关电路合理选择参数，可以做到：vI=VIL时， vBEIBS，管子饱和导

31、通，vO=VOL 0。图解分析法：3.5 TTL门电路3.5.1 双极型三极管的开关特性三、双极型三极管的基本开关电路3.5 TTL门电路3.5.1 双极型三极管的开关特性四、双极型三极管的开关等效电路截止状态饱和导通状态PN结存在电容效应，故三极管在截止与饱和导通两种状态之间转换时，其内部电荷的建立和消散都需要一定的时间，所以iC的变化将滞后于vI ，则vO的变化也滞后于vI 。3.5 TTL门电路3.5.1 双极型三极管的开关特性五、双极型三极管的动态开关特性+VCC0V3.5 TTL门电路3.5.1 双极型三极管的开关特性六、三极管反相器三极管的基本开关电路就是非门。参数合理否？vI=V

32、IL时，管子截止，vO=VOH；vI=VIH时，管子导通，vO=VOL 。实际应用中，为保证vI=VIL时管子可靠截止，常在输入接入负压。3.5 TTL门电路3.5.1 双极型三极管的开关特性六、三极管反相器例3.5.1：计算参数设计是否合理3.5 TTL门电路3.5.1 双极性三极管的开关特性六、三极管反相器例3.5.1：计算参数设计是否合理将发射极外接电路化为等效的vB与RB电路3.5 TTL门电路3.5.1 双极性三极管的开关特性六、三极管反相器例3.5.1：计算参数设计是否合理参数设计合理3.5.2 TTL反相器的电路结构 和工作原理3.5 TTL门电路输入级倒相级输出级TTL反相器的

33、典型电路如图，由输入级、倒相级、输出级三部分组成。设电源电压VCC=5V，输入信号的高、低电平分别为VIH =3.4V， VIL =0.2V。PN结的开启电压VON为0.7V。一、电路结构因电路的输入、输出端均为三极管结构，故称为三极管 三极管逻辑电路（Transistor Transistor Logic），简称TTL电路。AYR2R1R4R3T1T2T4T5D1D2（vI）（vO）vB1vC2vE2VCC3.5 TTL门电路1、输入vI为低电平（0.2V）时不足以让T2、T5导通“0”三个PN结导通需2.1VAYR2R1R4R3T1T2T4T5D1D2（vI）（vO）vB1vC2vE2VC

34、C0.9V（vI）不足以让T2、T5导通“0”3.5 TTL门电路1、输入vI为低电平（0.2V）时输出高电平VOH! VOH=VCCvR2 vBE4 vD23.4VAYR2R1R4T1T4D1D2（vO）vB1vC2VCC0.9V3.5 TTL门电路2、输入vI为高电平（3.4V）时（vI）电位被钳在2.1V“1”三个PN结全导通反偏0.9V截止AYR2R1R4R3T1T2T4T5D1D2（vO）vB1vC2vE2VCC3.5 TTL门电路2、输入vI为高电平（3.4V）时电位被钳在2.1V“1”反偏饱和VOL0.2V输出低电平VOL! 此电路AYR2R1R4R3T1T2T5D1（vI）（v

35、O）vB1vC2vE2VCC输出级T4和T5总是一个导通而另一个截止 。这种形式的电路称为推拉式（push pull）电路或图腾柱（totem pole）输出电路。3.5 TTL门电路二、电压传输特性测试电路AB段输出高电平VOHDE段输出低电平VOLvI /V传输特性曲线0vO/V0.51.01.51.02.03.0DEABCVTHCD段转折区的中点所对应的输入电压VTH称阈值电压或门槛电压，VTH=1.4V。输出电压与输入电压的关系曲线OvVCCvI3.5 TTL门电路三、输入端噪声容限从电压传输特性曲线上可以看出，在保证输出高、低电平基本不变的条件下，对应的低、高电平输入都各有一个波动范

36、围。把输入电平的允许波动范围称为输入端噪声容限。在电压传输特性曲线上，规定输出高电平下限VOH(min)，则其对应的是输入低电平上限VIL(max) ；规定输出低电平上限VOL(max)，则其对应的是输入高电平下限VIH(min)。 多级门电路相连时，前级门电路的输出就是后级门电路的输入。因此输入为高电平时的噪声容限为VNH= VOH(min) VIH(min)同理得输入为低电平的噪声容限为VNL= VIL(max) VOL(max)74系列门电路的标准参数为： VOH(min) =2.4V，VOL(max)=0.4V， VIH(min) =2.0V ，VIL(max) =0.8V。3.5 T

37、TL门电路输入端噪声容限示意图三、输入端噪声容限3.5 TTL门电路3.5.3 TTL反相器的静态输入特性和输出特性由门电路与门电路、门电路与其它电路的连接问题而引起。一、输入特性1、输入vI为低电平（0.2V）时vI =0的输入电流称为输入短路电流IIS。输入低电平电流AYR2R1R4T1T4D1D2（vI）（vO）vB1vC2VCC0.9V不足以让T2、T5导通“0”iI2、输入vI为高电平（3.4V）时此时T1管集电结正偏、反射结反偏，相当于把集电极当发射极用、而把发射极当集电极用，称为倒置状态。倒置状态下三极管的i0.01，故高电平输入电流IIH 很小。74系列门电路每个输入端的IIH

38、40。3.5 TTL门电路 AYR2R1R4R3T1T2T5D1（vI）（vO）vB1vC2vE2VCC电位被钳在2.1V“1”反偏iI00.51.01.52.0vI /ViI /mA-0.5-1.0-0.5-1.0-2.0-1.5IIL1mA3.5 TTL门电路 3、输入特性根据以上分析，画输入电流随输入电压变化的曲线输入特性曲线如右图示。名称及符号含义输入低电平电流IIL输入为低电平时流入输入端的电流输入高电平电流IIH输入为高电平时流入输入端的电流输入信号在高、低电平之间转换的短暂过程中，情况较复杂，这里不再详细分析。vI介于高、低电平之间IIH IOH（max）时，输出不再是高电平。低

39、电平输出电流IOL及其最大值IOL（max）当IOL IOL（max）时，输出不再是低电平。由以上分析可知，门电路无论在输出高电平还是输出低电平时均有一定的输出电阻，所以输出的高低电平都要随负载电流的改变而发生变化。输出的高、低电平的变化不超过规定值时各自允许的最大负载电流分别为高电平输出电流的最大值IOH（max）和低电平输出电流的最大值IOL（max）；一旦高、低电平输出电流超过其最大极限，相应的高、低电平的变化将超出规定值。输出的高低电平随负载电流的改变而发生的变化越小，说明门电路带负载的能力越强。有时也用IOH（max） 和IOL（max）表示门电路带负载能力的大小。3.5 TTL门电

40、路 三、扇出系数（Fan-out）门电路可以驱动同类型门电路的最大数目，称为门电路的扇出系数。以反相器为例来说明。1、前级输出为 高电平时反偏流出前级的高电平输出电流的负值 -IOH （拉电流），是后级的高电平输入电流IIH。说明：只画了反相器的局部电路？R2R4T4D2VCCR4T4D2VCC前级后级R1T1VCCIOHIIH参考方向3.5 TTL门电路 IOHIIH1IIH2IIH3设前级反相器可驱动N2个同类型反相器输出高电平时，流入前级的电流（拉电流）的负值(实际方向是流出)：一般地，按下式确定N2的值R2R4T4D2VCCT4D2VCC前级R1T1VCCR1T1VCCR1T1VCC3

41、.5 TTL门电路 2、前级输出为 低电平时流入前级的低电平输出电流IOL (灌电流)，数值上等于后级的低电平输入电流的负值即 -IIL。T5R2R1R3T1T2D1VCC前级R1T1VCC后级IOLIIL参考方向3.5 TTL门电路 设前级反相器可驱动N1个同类型反相器IOLIIL1IIL3IIL2T5R2R1R3T1T2D1VCC前级R1T1VCCR1T1VCCR1T1VCC3.5 TTL门电路 输出低电平时，流入前级的电流（灌电流）：一般地，按下式确定N1的值：最后，扇出系数：74系列门电路的扇出系数一般是10。四、输入端负载特性输入端与地或输入端与信号的低电平之间接入电阻RP，如右图所

42、示。1？0？R2R1R4R3T1T2T4T5D1D2vIvO4kVCC1.6k1k130RP3.5 TTL门电路 当RPR1时， vI 几乎与RP成正比。若vIVTH，即是低电平，则 vO输出高电平。vB1随着RP上升，当vIVTH时，T2和T5的发射结同时导通、T4和D2截止，则 vO输出低电平。此时vB1电位被钳制在2.1V，所以vI = 2.1 VBE1 =1.4V。这时vI为1.4V的一条水平线，即使RP再增大， vI也不会随之升高。R2R1R4R3T1T2T4T5D1D2vIvO4kVCC1.6k1k130RP3.5 TTL门电路 TTL反相器输入端负载特性如下02.03.0vI /

43、VRP / k1.02.01.0输出vO由高电平转换到低电平的转折点或临界点是vI = VTH =1.4V。RP临界=1.931kvB1R2R1R4R3T1T2T4T5D1D2vIvO4kVCC1.6k1k130RP3.5 TTL门电路 3.5.4 TTL反相器的动态特性一、传输延迟时间tPHLtPLHtOvItOvO1.5V1.5V因为二极管和三极管在导通、截止两种状态之间进行转换时，均需要时间，而且还有寄生电容的存在，所以造成TTL反相器的电压波形输出比输入滞后、且波形的上升沿和下降沿也变坏。输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。tPHL：输出电压由高电平跳变为低电平时的传

44、输延迟时间。tPLH：输出电压由低电平跳变为高电平时的传输延迟时间。tpd：平均传输延迟时间。3.5 TTL门电路 二、交流噪声容限当输入信号（窄脉冲）的脉冲宽度接近于门电路传输延迟时间时，要使输出状态改变，需要的脉冲幅度远大于直流输入信号时所需要的信号变化幅度。窄脉冲噪声容限交流噪声容限，高于直流噪声容限。由于TTL电路存在三极管的开关时间和电容充放电，因此输入信号状态变化时必须保证有足够的幅度和作用时间才会使输出改变。（a）正脉冲噪声容限（b）负脉冲噪声容限TTL反相器输入脉冲宽度在微秒数量级时，按直流信号处理。三、电源的动态尖峰电流3.5 TTL门电路 输出电平不同，电源所供电流也不同。

45、TTL反相器（a）vOVOL （b） vOVOH3.5 TTL门电路 三、电源的动态尖峰电流动态情况：当输出由低电平突变为高电平时，T4（截止转导通）、T5（导通转截止）短时间内同时导通，造成电源出现很大的瞬时电流尖峰电流。TTL反相器的电源动态尖峰电流3.5 TTL门电路 三、电源的动态尖峰电流TTL反相器电源尖峰电流的计算3.5 TTL门电路 三、电源的动态尖峰电流电源尖峰电流的影响：1、使电源平均电流增加。信号重复频率越高、门电路延迟时间tPLH越长，平均电流增加越多。2、多个门电路同时转换状态时，电源瞬时尖峰电流很大，通过电源线、地线、电源内阻形成内部噪声源。电源尖峰电流的近似波形3.

46、5 TTL门电路 3.5.5 其它类型的TTL门电路一、其它逻辑功能的门电路1、与非门与反相器的区别是：输入端改成了多发射极三极管。看成两个反射极独立而基极和集电极分别并联在一起的三极管R2R1R4R3T1T2T4T5D2D3Y4kVCC1.6k1k130vB1D1AB3.5 TTL门电路 A、B中有一个或全部为低电平T1至少有一个发射结导通，导通后将vB1钳在0.9V；T2和T5均截止、T4和D3导通，输出高电平VOH。A、B同时为高电平T2和T5同时导通，导通后将vB1钳在2.1V； T1发射结反偏、集电结正偏，工作于倒置状态；T4和D3截止，输出低电平VOL。3.5.5 其它类型的TTL

47、门电路一、其它逻辑功能的门电路1、与非门R2R1R4R3T1T2T4T5D2D3Y4kVCC1.6k1k130vB1D1AB3.5 TTL门电路 而计算与非门每个输入端的输入电流时，要根据输入端的不同电平状态区别对待。1、与非门因输出级与反相器完全相同，故反相器的输出特性适用于与非门。当把两个输入端A和B并联使用时，若输入低电平，则其低电平输入电流仍为：但是若输入高电平，e1和e2分别为两个倒置三极管的等效集电极，所以总的输入电流为单个输入端电流IIH的两倍。R2R1R4R3T1T2T4T5D2D3Y4kVCC1.6k1k130vB1D1AB3.5 TTL门电路 2、或非门输入端和输出端电路结

48、构与反相器相同，故其输入特性和输出特性与反相器相同。在将两个输入端并联时，其高电平输入电流和低电平输入电流均为单个输入端输入电流的两倍，即分别为2IIH、2IIL。3.5 TTL门电路 4、异或门3、与或非门3.5 TTL门电路 反相器输出级的T4和T5总是一个导通而另一个截止，从而有效地降低了输出级的静态功耗并提高了驱动负载的能力。这种形式的电路称为推拉式（push pull）电路或图腾柱（totem pole）输出电路。二、集电极开路的门电路（OC门）推拉式输出结构的局限：1、输出端不能并联使用；2、输出高电平固定不可调；3、负载能力不强，尤其是高电平输出。输出高电平输出高电平负载电流很大

49、克服局限的方法：采用集电极开路的门电路（Open Collector Gate），简称OC门。3.5 TTL门电路 集电极悬空集电极开路与非门的电路和图形符号如下OC门在应用时输出端需外接一上拉负载电阻和电源。只要选择合适的电阻和电源电压，既可以保证输出的高、低电平合乎要求，又可使输出端三极管的负载电流不会过大。上拉负载电阻和电源R1R2R3T1T2T5YVCC1ABRLVCC23.5 TTL门电路 1、OC门可以实现“线与”功能所谓“线与”，即Y=Y1Y2“线与”R1R2R3T1T2T5Y1VCC1ABR1R2R3T1T2T5Y2VCCCDRLVCC2YG1G2&BA&DCRLVCC2YY1

50、Y2G1G23.5 TTL门电路 只有Y1、Y2同时为高电平，即两个三极管全部截止时Y才为高电平Y1、Y2有一个是低电平，即两个三极管任一个导通时Y就为低电平与或非而RLVCC2YT5Y1T5Y2RLVCC2YT5Y1T5Y23.5 TTL门电路 2、负载电阻RL和电源 VCC2可以根据情况选择由于T5和T5同时截止时输出的高电平VOH=VCC2，而外接电源VCC2可以与门电路本身的电源VCC1的数值不同，所以可根据需要的VOH值来选择VCC2的大小。有些OC门的输出管尺寸较大，可承受较大电流和较高电压。如SN7407允许最大电流40mA、耐压30V，可直接驱动小型继电器。思考题：一般的TTL

51、与非门能否“线与”？为什么？YKA+30VKA220VVIH&VIL&VILVCC2RL&VOLVIL&VIL&VILVCC2RL&VOH3.5 TTL门电路 3、OC门外接负载电阻RL的确定VIL&VIL&VILVCC2RL&VOH3.5 TTL门电路 3、OC门外接负载电阻RL的确定nmn个OC门的输出端并联，负载门的数目是m个，这些负载门总共有m个输入端。注意：这里m是输入端的数目，而不是负载门的数目。VIH&VIL&VILVCC2RL&VOL3.5 TTL门电路 3、OC门外接负载电阻RL的确定n个OC门的输出端并联，负载门的数目是m个，这些负载门总共有m个输入端。m注意：对与非门m是

52、负载门的数目、而不是输入端的数目。或非门？3.5 TTL门电路 三、三态输出门电路（TS门）三态门电路（ThreeState Output Gate，简称TS门），是在普通门电路的基础上附加控制电路而构成的。三态与非门的电路结构图如右图所示。控制端截止01ENPDR3R2R1R4T1T2T4T5YVCCAB3.5 TTL门电路 三、三态输出门电路（TS门）ENPDR3R2R1R4T1T2T4T5YVCCABVB1VC210导通0.7V0.9V截止截止高阻态3.5 TTL门电路 高阻态，与A、B无关。1Y=(AB)0输出端Y的状态控制端EN 功能表因为电路输出有三种可能的状态：0、1、高阻，故名

53、“三态门”。有的三态门将控制端设计为高电平有效，其图形符号如下。当EN=1时，电路为正常的与非工作状态，即Y=(AB)；当EN=0时，输出端呈高阻状态。图形符号控制端低电平有效，即该端为0时电路是正常的与非工作状态。3.5 TTL门电路 用途：三态门主要作为TTL电路与总线间的接口电路工作时各个三态门的控制端轮流送1且任何时候仅送一个控制端为1，则各个门的输出信号就轮流送到总线上而互不干扰分时传递。例如除三态与非门外，还常用三态反相器、三态同相器作为总线驱动器。下面是用三态反相器实现数据的双向传输。1/0010总线B1A1EN1G1B2A2EN2G2BnAnENnGn3.5 TTL门电路 3.5.6 TTL数字集成电路的各种系列TI公司最初生产的是SN54/74基本系列，之后基于提高速度和降低功耗两方面的考虑，又相继有74H、74S、74LS等改进系列问世。一、74H/ 74L系列74H又称高速系列。减小电阻，平均传输延迟时间比74系列缩短了一半，在10ns以内，但电路的功耗增