计算机组成原理试卷b

1、一、选择题（每题 1 分，共 10 分）1计算机系统的 I/O 接口是之间的交接界面。ACPU 与存贮器B主机与设备C存贮器与设备DCPU 与系统总线2采用虚拟器的主要目的。A提高主器的存取速度B扩大主存的容量并能自动管理和调度C提高外存的存取速度D扩大外存的中率无关的是。B块的大小DCache 的容量空间3下列中，与CacheA主存的存取时间CCache 的组织方式4. 在采用对设备进行编址的情况下，不需要专门的 I/O 指令。A编址B 独立编址C寄存器编址D 以上都不是在采用 DMA 方式的高速传输数据时，数据传送是。在总线控制其发出的控制信号控制下完成在 DMA 控制器本身发出的控制信号

2、控制下完成C由CPU 执行程序完成6零的补码表示为。D由相应的中断处理程序完成AX补=10000BX补=00000CX补=01111DX补=111117寄存器间接寻址方式中，操作数存放在。A通用寄存器B主存单元C程序计数器D堆栈8. 便于处理数组问题。A间接寻址B 变址寻址C相对寻址D基址寻址9子程序调用指令的功能是。A改变PC 的值C改变堆栈指针寄存器SP 的值10.CPU 主要包括。B 改变地址寄存器的值D改变 PC 和堆栈指针寄存器 SP 的值A控制器C运算器和主存二、填空题（每空 1 分，共 20 分）B控制器、运算器、CacheD控制器、ALU 和主存根据CPU 访存的性质不同，可将

3、 CPU 的工作周期分为、。DRAM 的刷新方式有、和三种方式。微指令下地址的生成方式有，、和。并行的 4 个级别包括：、。微指令的编码方式主要有 、 、和混合编码方式四种。三、简答题 （共 20 分）（6 分）简述总线集中仲裁方式，并对其进行比较说明。（7 分）按系统的执行效率，简要说明 I/O 接口的特点和工作原理。3. （7 分）简述流水相关的四、计算、作图题（共 25 分）和解决办法1.（6 分）已知 x = +0.0101y = 0.1010 用Booth 算法求 xy 的值。要求： 以表格的形式给出规范的运算步骤； 写出最终运算结果。2（6 分）某计算机的字长为 16 位，。其中

4、OP 是操作码，M 定义寻址方器按字编址，访内存指令格式式，见下表，A 为形式地址。设 PC 和RX 分别为程序计数器和变址寄存器，字长为 16 位。求：（1）该格式能定义多少种指令？各种寻址方式的寻址范围为多少字？写出各种寻址方式的有效地址EA 的计算式。指令格式3 （5 分）设某机有 4 个中断源 1、2、3、4，其硬件排队优先次序按 1234 降序排列，各中断源的服务程序中所对应的字如下表所示。给出上述 4 个中断源的中断处理次序。若 4 个中断源同时有中断请求，画出 CPU 执行程序的轨迹。程序程序 3程序 44（8 分）五、设计题（共 25 分）1、2、3、4 同时请求中断时间1.（

5、10 分）假设主存容量为 512K16 位，Cache 容量为 409616 位，块长为 8 个 16 位的字，访存地址为字地址。（1）在直接方式下，设计主存的地址格式。在全相联在四路组相联方式下，设计主存的地址格式。方式下，设计主存的地址格式。程序服务程序中断源字123411101201003111140101M 值01234寻址方式立即寻址直接寻址间接寻址变址寻址相对寻址OPMA（4）若主存容量为 512K32 位，块长不变，在四路组相联方式下，设计主存的地址格式。（注：说明设计过程。）2.（15 分）设 CPU 有 16 根地址线，8 根数据线，并用 MREQ 作访存控制信号（低电平有效），用 WR 作读/写控制信：1K*4 位RAM；4K*8 位RAM；8K*8 位RAM；2K*8 位ROM；号（为读，低电平为写）。现有下列4K*8 位ROM；8K*8 位ROM 及 74LS138 译和各种门电路，。要求：最小 8K 为系统程序区，最大 8K 为用户程序区；写出对应的二进制地址码；（3）确定的数量及类型；（4）画出CPU 与器的连接图。（注