数电第5章触发器修改)

1、2022-7-7第第5章章 锁存器和触发器锁存器和触发器数字电子技术数字电子技术 Digital Electronics Technology李艳红Digital Electronics Technology2022-7-7双稳态的基本概念5.1 双稳态存储单元电路双稳态存储单元电路Digital Electronics Technology2022-7-7双稳态存储单元电路Digital Electronics Technology2022-7-75.2 锁存器锁存器 锁存器与触发器是构成各种时序电路的存储单元电路，锁存器与触发器是构成各种时序电路的存储单元电路，其共同特点是具有其共同特点是

2、具有0和和1两种稳定状态，一旦状态确定，两种稳定状态，一旦状态确定，就能自行保持，相当于长期存储就能自行保持，相当于长期存储1位二进制码，直到外部位二进制码，直到外部信号作用时才有可能改变。信号作用时才有可能改变。 锁存器与触发器具有三个基本特性：锁存器与触发器具有三个基本特性： （1）有两个稳态，可分别表示二进制数码）有两个稳态，可分别表示二进制数码0和和1，无，无外触发时可维持稳态；外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）；）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。）有两个互补输出端。1. 锁存器与触发器的其基本特性锁存器与触发器的其基本

3、特性2. 触发方式触发方式 电平触发、脉冲触发和边沿触发。电平触发、脉冲触发和边沿触发。Digital Electronics Technology2022-7-75.2 锁存器锁存器 按照电路结构形式的不同分为：按照电路结构形式的不同分为：基本基本SR触发器、主从触发器、主从触发器、维持阻塞触发器、触发器、维持阻塞触发器、CMOS边沿触发器等；边沿触发器等； 按照触发器逻辑功能的不同分为：按照触发器逻辑功能的不同分为：SR触发器、触发器、JK触发触发器、器、T触发器、触发器、D触发器等；触发器等； 按照存储数据的原理不同分为：按照存储数据的原理不同分为：静态触发器和动态触发静态触发器和动态触

4、发器。器。3. 触发器分类触发器分类Digital Electronics Technology2022-7-75.2.1 SR锁存器锁存器QRSQ Qn Qn 0 1 1 0 0* 0*0 00 11 01 1 Qn+1 Qn+1S R（2） 功能表功能表（1） 逻辑图逻辑图ResetSet次态次态初态初态亚稳态亚稳态1. 由或非门构成的基本由或非门构成的基本RS锁存器锁存器（3） 逻辑符号逻辑符号Digital Electronics Technology2022-7-75.2 SR锁存器锁存器2. 锁存器和触发器的区别锁存器和触发器的区别 锁存器虽然也能够存储一位二值信号，但其置锁存器虽

5、然也能够存储一位二值信号，但其置1或复或复位（置位（置0）是由输入）是由输入S或或R直接完成的，不需要触发信号的直接完成的，不需要触发信号的触发。触发。3. 时序图时序图SRQQ不确定不确定Digital Electronics Technology2022-7-75.2 SR锁存器锁存器4. SR锁存器的特性方程锁存器的特性方程约束条件01SRSQRQnn5.由与非门构成的由与非门构成的SR锁存器锁存器（1） 逻辑图逻辑图（2） 逻辑符号逻辑符号QQG1G2SRDDDDDDSRQQSRDD DDDDDigital Electronics Technology2022-7-75.2 SR锁存器

6、锁存器 1* 1*1 00 1Qn Qn 0 0 0 1 1 0 1 1Qn+1 Qn+1S R 约束条件11SRSQRQnn（3） 功能表功能表（4） 特性方程特性方程Digital Electronics Technology2022-7-75.2 SR锁存器锁存器6. SR锁存器的应用锁存器的应用利用基本利用基本RS触发器的记忆功能消除机械开关振动引触发器的记忆功能消除机械开关振动引起的干扰脉冲。起的干扰脉冲。 机械开关机械开关 （a）电路）电路 (b)输出电压波形输出电压波形Digital Electronics Technology2022-7-75.2 SR锁存器锁存器Digita

7、l Electronics Technology2022-7-7在基本在基本SR锁存器前增加一对逻辑门锁存器前增加一对逻辑门G3、G4，用使能信用使能信号号E控制锁存器在某一指定时刻根据控制锁存器在某一指定时刻根据S、R输入信号确定输输入信号确定输出状态，这种锁存器称为逻辑门控出状态，这种锁存器称为逻辑门控SR锁存器。锁存器。通过控制通过控制E端电平，实现多个锁存器同步数据锁存。端电平，实现多个锁存器同步数据锁存。（2） 逻辑符号逻辑符号（1） 逻辑图逻辑图Digital Electronics Technology2022-7-7在S和R输入端连接一个非门G5，消除SR锁存器的不确定状态，重

8、设输入端口形成D锁存器。5.2.2 D锁存器锁存器（1） 逻辑图逻辑图（2） 逻辑符号逻辑符号Digital Electronics Technology2022-7-7 D锁存器功能表0 11 0Qn Qn 1 0 1 1 0 *Qn+1 Qn+1E D例题例题 逻辑门控逻辑门控D锁存器输入波形如下图所示，锁存器输入波形如下图所示，画出画出Q与与Q的输出波形。的输出波形。Digital Electronics Technology2022-7-75.3 触发器触发器 从之前的学习中可知，锁存器的输出信号由从之前的学习中可知，锁存器的输出信号由输入信号直接控制，但是在实际工作中，要求锁输入信号

9、直接控制，但是在实际工作中，要求锁存器按统一的节拍进行状态更新。存器按统一的节拍进行状态更新。 锁存器即转变为时钟触发器或钟控触发器锁存器即转变为时钟触发器或钟控触发器具有时钟脉冲具有时钟脉冲CP控制的触发器。该触发器状态控制的触发器。该触发器状态的改变与时钟脉冲同步。的改变与时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。冲信号，一般是矩形波。 触发器的状态更新时刻：触发器的状态更新时刻：受受CP输入控制。输入控制。 触发器更新为何种状态：由触发输入信号决触发器更新为何种状态：由触发输入信号决定。定。1.触发器概述触发器概述D

10、igital Electronics Technology2022-7-72. 触发方式触发方式 电平触发、脉冲触发和边沿触发。电平触发、脉冲触发和边沿触发。 按照电路结构形式的不同分为：按照电路结构形式的不同分为：基本基本SR触发器、触发器、主从触发器、维持阻塞触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器边沿触发器等；等； 按照触发器逻辑功能的不同分为：按照触发器逻辑功能的不同分为：SR触发器、触发器、JK触发器、触发器、T触发器、触发器、D触发器等；触发器等；3. 触发器分类触发器分类Digital Electronics Technology2022-7-71.同步同步SR触发

11、器的触发器的电路组成及逻辑符号同步RS触发器 （a） 逻辑电路 （b）逻辑符号 在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。 触发方式：电平触发方式 只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。 5.3.1 同步同步SR触发器触发器Digital Electronics Technology2022-7-72.同步同步SR触发器的触发器的功能表（在CP=1期间有效）现态：CP脉冲作用前触发器的原状态，用Qn表示；次态：CP脉冲作用后触发器的新状态，用Qn+1表示。 同

12、步RS触发器功能表R为高电平有效触发 S为高电平有效触发 R、S不允许同时有效Digital Electronics Technology2022-7-73.同步同步SR触发器的触发器的工作波形工作波形（又称为时序图， ） 同步SR触发器的时序图 Digital Electronics Technology2022-7-74.同步同步SR触发器的空翻触发器的空翻同步触发器在一个同步触发器在一个CP脉冲作用后，出现两次脉冲作用后，出现两次或两次以上翻转的现象称为或两次以上翻转的现象称为空翻空翻。同步RS触发器的空翻现象 Digital Electronics Technology2022-7-7

13、 为了既解决电平触发为了既解决电平触发SR触发器对输入信号的约束问触发器对输入信号的约束问题，又能使触发器保持有两个输入端的作用，可将电平触题，又能使触发器保持有两个输入端的作用，可将电平触发发SR触发器改进。触发器改进。 即增加两条反馈线，将触发器的输出交叉反馈到两个即增加两条反馈线，将触发器的输出交叉反馈到两个控制门的输入端，利用触发器两个输出端信号始终互补控制门的输入端，利用触发器两个输出端信号始终互补的特点，有效地解决了在时钟脉冲作用期间两个输入同的特点，有效地解决了在时钟脉冲作用期间两个输入同时为时为1将导致触发器状态不确定的问题。修改后，将导致触发器状态不确定的问题。修改后，把原来

14、把原来的输入端的输入端S改成改成J，R改成改成K，称为，称为JK触发器触发器。 5.3.2 同步同步JK触发器触发器Digital Electronics Technology2022-7-7（3）功能表）功能表（1）逻辑图）逻辑图（2）逻辑符号）逻辑符号CPDigital Electronics Technology2022-7-7 上述上述JK触发器结构简单，且具有较强的逻辑功触发器结构简单，且具有较强的逻辑功能，但依然存在能，但依然存在“空翻空翻”现象现象。为了进一步解决。为了进一步解决“空空翻翻”问题，实际电路中广泛采用主从问题，实际电路中广泛采用主从JK触发器。触发器。 下面介绍几种

15、能克服空翻的触发器。Digital Electronics Technology2022-7-71. 主从主从SR触发器触发器5.3.3 主从触发器主从触发器（1）逻辑图）逻辑图主触发器：同步主触发器：同步SR触触发器（发器（FF2），其状），其状态由输入信号决定态由输入信号决定 从触发器：同步从触发器：同步SR触触发器（发器（FF1），其状），其状态由主触发器的状态态由主触发器的状态决定决定 Digital Electronics Technology2022-7-7（2）逻辑符号）逻辑符号表 示 触 发 器 靠表 示 触 发 器 靠CP下降沿触发下降沿触发 表示主从触发表示主从触发方式方式

16、 Digital Electronics Technology2022-7-7（3）工作原理）工作原理（1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由S 和R来决定。（2）当CP由1跳到0时（或称CP脉冲下降沿到来时），主触发器FF2的输出状态保持不变，从触发器FF1的输出状态由主触发器FF2的状态决定。此时，由于CP=0，输入信号R和S被封锁。 可知，主从触发器分两步工作：第一步，CP=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状态保持不变。第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时

17、的状态决定。在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。 触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的S 、R信号决定。 优点：克服了空翻，提高了工作的可靠性。 Digital Electronics Technology2022-7-7（4 4）功能表）功能表（只在（只在CP从从1变为变为0时有效）时有效） 主从SR触发器功能表 S和R都为高电平有效触发 功能与同步SR触发器完全相同 。Digital Electronics Technology2022-7-7（5

18、 5） 工作波形工作波形（又称为时序图，（又称为时序图， ） 主从SR触发器的时序图 Digital Electronics Technology2022-7-7 RS触发器状态转换表 状态转换表是表示触发器的现态Qn、输入信号和次态Qn+1之间转换关系的表格。（6 6）状态转换表）状态转换表S RQnQn+1000 00101010 10100101 001111 11 101R有效置0 S有效置1 R、S不允许同时有效R、S同时无效保持Digital Electronics Technology2022-7-7（7 7）特性方程特性方程（又称为状态方程）（又称为状态方程） 由状态转换表得到

19、Qn+1的状态转换卡诺图。 SR触发器的Qn+1卡诺图 进一步可写出Qn+1的表达式。 S RQnQn+1000 00101010 10100101 001111 11 101约束条件，表示不允许将R、S同时取为1 Digital Electronics Technology2022-7-7（8 8）状态转换图）状态转换图 SR触发器的状态转换图 状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。 两个圆圈表示状态0和1 箭头表示状态转换的方向 在箭头旁边用文字或符号表示实现转换所必备的条件 Digital Electr

20、onics Technology2022-7-7（2）特性表）特性表2.主从主从 J K 触发器触发器（1）电路结构）电路结构 主从主从JK触发器由两个时钟控制触发器由两个时钟控制RS触发器串接而成。触发器串接而成。 CLK J K 00 00 11 01 1X X 10JKQn+1从触发器主触发器&1G1G2G3G4G1G2G3G4CLKQ，Q，QQnQnQnQDigital Electronics Technology2022-7-7（3）JK触发器的逻辑符号触发器的逻辑符号（a）下降沿触发 （b）上升沿触发Digital Electronics Technology2022-7-

21、7（4） 状态转换表状态转换表 JK触发器状态转换表 Digital Electronics Technology2022-7-7（5）特性方程）特性方程（6） 状态转换图状态转换图 JK触发器的状态转换图 Digital Electronics Technology2022-7-7（7）时序图）时序图（以CP下降沿触发的JK触发器为例）JK触发器的时序图 Digital Electronics Technology2022-7-7 由于主从结构的由于主从结构的JKJK触发器有两个动作特点：触发器有两个动作特点： 触发器的翻转分两步走。第一步，在触发器的翻转分两步走。第一步，在CLKCLK高电

22、平期间主触高电平期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不发器接收输入端的信号，被置成相应的状态，而从触发器不动；第二步，动；第二步，CLKCLK下降沿到来时从触发器按照主触发器的状态下降沿到来时从触发器按照主触发器的状态翻转，所以翻转，所以Q Q、Q Q端状态的改变发生在端状态的改变发生在CLKCLK的下降沿。的下降沿。 主触发器本身是一个电平触发主触发器本身是一个电平触发SRSR触发器，所以在触发器，所以在CLK=1CLK=1的的全部时间里输入信号都将对主触发器起控制作用。全部时间里输入信号都将对主触发器起控制作用。 在使用主从JK触发器的时候经常会遇到这样一种情况，就是

23、在CLK=1期间输入信号发生过变化后，CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK1期间输入信号的变化过程才能确定触发器的次态。这样会带来一次变化现象。这样会带来一次变化现象。注意：注意：Digital Electronics Technology2022-7-7如图示主从JK触发器CLK和J、K的电压彼形，试画出主触发器端和从触发器端的工作波形。设初始态为0。 Digital Electronics Technology2022-7-7Digital Electronics Technology2022-7-7主从主从JK触发器的一次变化现象：触发

24、器的一次变化现象： CPJKQ主Q主QQt1t2t3在在CLK=1期间，期间，JK发生发生了多次变化，了多次变化，Q主主只只变化一变化一次次，所以在，所以在CLK下降沿到下降沿到来时，来时，Q状态与此时的状态与此时的Q主主相同，相同，并不是由此时的并不是由此时的JK状态决定状态决定。这就是。这就是一次变一次变化现象化现象。为使主从为使主从 JK 触发器按其特性表正常工作，触发器按其特性表正常工作， 在在 CLK = 1期间，期间，必须使必须使JK 端的状态保持不变。端的状态保持不变。否则，由干扰信号引起的一次否则，由干扰信号引起的一次翻转，会在翻转，会在CLK下降沿到来时被送入从触发器，从而造

25、成触发下降沿到来时被送入从触发器，从而造成触发器工作的错误。器工作的错误。Digital Electronics Technology2022-7-7边沿边沿JK触发器触发器 由主从主从JK触发器的工作原理我们知道，它在触发器的工作原理我们知道，它在CLK=1的的全部时间内接收置位信号全部时间内接收置位信号，如果CLK=1期间有干扰叠加在置位信号上，由于一次翻转现象的存在，主从JK触发器就会得到错误的结果，将干扰接收下来。为了减少接收干扰的时间，提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于希望触发器的次态仅仅取决于CLK信号下降沿（上信号下降沿（上升沿）到来时刻输入信号的状态

26、升沿）到来时刻输入信号的状态，而在此之前和之后输入状态的变化对触发器的次态没有影响。因此导出了边沿触发的触发器边沿触发的触发器。Digital Electronics Technology2022-7-7边沿边沿JK触发器的逻辑符号有：触发器的逻辑符号有：SDRDC11JQQJCLK1KKSRSDRDC11JQQJCLK1KKSR上升沿触发有效上升沿触发有效下降沿触发有效下降沿触发有效Digital Electronics Technology2022-7-7边沿边沿JK触发器的波形图：触发器的波形图： CPJQK边沿边沿JK触发器的功能表：触发器的功能表： Digital Electroni

27、cs Technology2022-7-7边沿触发器的动作特点： 边沿触发器的次态仅取决于边沿触发器的次态仅取决于CLK信号的上升沿或信号的上升沿或下降沿到达时输入端的逻辑状态下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。 这种特点有效的提高了触发器电路的抗干扰能力，因而也提高了电路的工作可靠性。Digital Electronics Technology2022-7-745 集成JK触发器74LS112(a) 外引脚图 (b) 逻辑符号 常用的有74LS112、CC4027等。 74LS112为下降沿触发的双JK触发器。SD、RD分别为异步置1端和异步

28、置0端，均为低电平有效。 （1）. 74LS112的外引脚图和逻辑符号 集成JK触发器Digital Electronics Technology2022-7-746（2）. 逻辑功能 74LS112的功能表 Digital Electronics Technology2022-7-747（3）. 时序图 74LS112的时序图Digital Electronics Technology2022-7-7边沿触发器：靠CP脉冲上升沿或下降沿进行触发。正边沿触发器：靠CP脉冲上升沿触发。负边沿触发器：靠CP脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。 主从RS

29、触发器 （a） 逻辑电路 （b）逻辑符号表示触发器靠CP上升沿触发 表示CP为边 沿 触 发方式 1.电路组成及逻辑符号5.3.4 边沿边沿D触发器触发器Digital Electronics Technology2022-7-72. 工作原理（1）当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。（2）当CP从0变为1时，G3、G4打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。（3）当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线的维持阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器

30、能够可靠地置1和置0。因此，该触发器称为维持阻塞触发器。 可见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。 由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。 Digital Electronics Technology2022-7-73. 时序图 维持阻塞边沿D触发器时序图 当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。 Digital Electronics Technology2022-7-74.状态转换表 D触发器的状态转换表 DQnQn

31、+10000101011115.特性方程 Qn+1=D 6. 状态转换图 D触发器的状态转换图 Digital Electronics Technology2022-7-7具有保持和翻转功能。 5.3.5 T触发器触发器 T触发器的功能表 1.功能表 2. 状态转换表 T触发器的状态转换表 Digital Electronics Technology2022-7-73. 特性方程4. 状态转换图 T触发器的状态转换图 令JK触发器的JKT，就可实现T触发器。 JK触发器接成T触发器 Digital Electronics Technology2022-7-75. T触发器 （1）T触发器的功能

32、 把T=1时的T触发器称为计数型触发器，又叫做T触发器。 每来一个CP脉冲，T触发器就翻转一次，显然能实现计数功能。 T触发器的状态转换表特性方程为 Digital Electronics Technology2022-7-7（2）JK触发器的计数形式令JK触发器的J= K =1，就可以构成T触发器。 JK触发器的计数形式 （a）电路 （b）工作波形 Digital Electronics Technology2022-7-7（3）D触发器的计数形式 令D=Qn，D触发器就可以构成T触发器。 接成计数形式的D触发器（a）电路 （b）工作波形 Digital Electronics Techno

33、logy2022-7-7571. 触发器逻辑功能转换的意义及方法 触发器逻辑功能的转换其实质就是把一种已有的触发器，通过加入转换逻辑电路，成为另一种逻辑功能的触发器,转换逻辑电路就是待求的组合逻辑电路。转换要求示意图如下图所示。 Digital Electronics Technology2022-7-758 转换的方法有两种：公式法和图形法。公式法比较简单，直接用逻辑代数中的公式和定理进行运算；图形法则比较繁琐，但比较直观，不易出错，它通过特性方程、驱动表和卡诺图来实现逻辑功能的转换。 2. D触发器构成触发器构成JK触发器触发器由二者的特性方程可知：由二者的特性方程可知：)(1CPQKQJ

34、DQnnnDigital Electronics Technology2022-7-7D触发器构成触发器构成JK触发器的逻辑图为：触发器的逻辑图为：D QC QJCLKQQK思考：由思考：由D触发器构成触发器构成T触发器触发器Digital Electronics Technology2022-7-760 1.触发器触发器是具有记忆功能的的逻辑电路，每个触是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。发器能存储一位二进制数据。 2.按照逻辑按照逻辑电路结构电路结构的不同，可以把触发器分为的不同，可以把触发器分为基本基本SR触发器、同步触发器、同步SR触发器、主从触发器和边沿触发器、主从触发器和边沿触发器。触发器。 按照按照触发方式触发方式不同，可以把触发器分为异步电不同，可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。平触发、同步电平触发、主从触发、边沿触发。 按照按照逻辑功能逻辑功能不同，可以把触发器分为不同，可以把触发器分为SR触发触发器、器、JK触发器、触发器、D触发器、触发器、T触发器和触发器和T触发器。触发器。触发器总结触发器总结 Digital Electronics T