数电课设之数字频率计设计

1、 武汉理工大学数字电子技术课程设计课程设计任务书学生姓名：专业班级：指导教师：工作单位： 题目:数字频率计设计初始条件：数字电路基础知识。电路板焊接知识。要求完成的主要任务:根据理论知识书写课程设计报告。按照要求焊接实物，并调试电路功能。参考书：电子线路设计实验测试（第二版） 谢自美 主编 华中理工大学出版社新型集成电路的应用电子技术基础课程设计梁宗善 主编 华中科技大学出版社电子技术基础数字部分康华光 主编 高等教育出版社时间安排：1、理论讲解，老师布置课程设计题目，学生根据选题开始查找资料。2、课程设计时间为 1 周。确定技术方案、电路，并进行分析计算， 时间 1 天；选择元器件、安装与调

2、试，或仿真设计与分析，时间 2 天；总结结果，写出课程设计报告，时间 2 天。指导教师签名：2010年 7月9 日系主任（或责任教师）签名：年月日1 武汉理工大学数字电子技术课程设计目 录 HYPERLINK l _TOC_250015 摘要2 HYPERLINK l _TOC_250014 Abstract3 HYPERLINK l _TOC_250013 引 言5 HYPERLINK l _TOC_250012 数字频率计原理简介6 HYPERLINK l _TOC_250011 方案的选择与论证6放大整形电路的选择错误！未定义书签。 HYPERLINK l _TOC_250010 时基电

3、路的选择8 HYPERLINK l _TOC_250009 数字频率计各个模块设计10 HYPERLINK l _TOC_250008 时基电路10 HYPERLINK l _TOC_250007 放大整形电路11 HYPERLINK l _TOC_250006 逻辑控制电路11 HYPERLINK l _TOC_250005 计数器13 HYPERLINK l _TOC_250004 锁存器14 HYPERLINK l _TOC_250003 显示译码器14总体电路设计错误！未定义书签。仿真结果错误！未定义书签。 HYPERLINK l _TOC_250002 心得体会17 HYPERLIN

4、K l _TOC_250001 参考文献19 HYPERLINK l _TOC_250000 附 录202 武汉理工大学数字电子技术课程设计摘 要在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，数字频率计得到了广泛的应用，它与许多电参量的测量方案、测量结果都有密切关系，因此，频率的测量在科技研究和实际应用中的作用日益重要。本文介绍了一种基于 TTL 系列芯片的简易数字频率计。数字频率计应用所学的数字电路知识进行设计。电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路组成。能够较精准的测量幅值在 0.2V5V 的正弦波、三角波

5、、方波的频率。测量范围能够达到 1Hz9999Hz。关键词：频率计，TTL 芯片，数字电路3 武汉理工大学数字电子技术课程设计AbstractIn digital circuits, digital frequency meter are sequential circuits, it is primarily a memory flip-flop form.In the computer and various digital devices, the digital frequency meter has been widely used, with many electrical par

6、ameters measurement program, measurement results are closely related, therefore, the frequency of measurement in research and practical application of the increasingly important role.In this paper,a design of simple digital cymometer based on the TTL serises chipswas described.This design is based o

7、n the knowledge about the digital circuit we learned.It consists of amplifier and shaping circuit , time-base circuit, control circuit, latch circuit and decoding count show circuit.It can be used to accurately detect the frequency of sine wave, triangle wave and square wave accurately that the ampl

8、itude is between 0.2V and 5V. Detecting range can be achieved 1Hz 9.99kHz.Key words : frequency counter, the TTL series chips,digital circuit4 武汉理工大学数字电子技术课程设计引 言在电子技术中，频率是一个重要参量。应用计数法原理制成的数字式频率测量仪器具有精确度高，测频范围宽，便于实现测量过程自动化等一系列突出特点，所以数字式频率测量计(简称数字式频率计)已成为目前测量频率的主要仪器。5 武汉理工大学数字电子技术课程设计数字频率计原理简介放大整形电路闸

9、门电路计数器寄存器显示译码器时基电路逻辑控制电路图 1 数字频率计的原理框图该数字频率计可以测量 1HZ9999HZ 的信号频率，并在四位数码管上显示。该系统包括标准时钟发生器、放大整形电路、逻辑控制电路、计数器、锁存器及译码电路六个模块。当系统正常工作时，被测信号经过放大整形整形之后变成计数器所要求的脉冲信号 1。标准时间基准信号 2 由时基电路提供其高电平持续时间为 1s，计数器对 1s 时间中的脉冲计数，当 1s 信号结束时，时基电路产生信号 2，闸门电路关闭，逻辑控制电路产生锁存信号 6 是显示器上的数字稳定，清零信号 5 是计数器从 0 开始计数。若在闸门时间 1s 内计数器计得的脉

10、冲个数为 N，则被测信号频率为 N(Hz)。各信号的时序图如图 2 所示。信号 2信号 1 信号 6 信号 5图 2 波形关系6 武汉理工大学数字电子技术课程设计方案的选择与论证放大整形电路对信号的放大功能由三极管构成放大电路来实现，对信号整形的功能由施密特触发器来实现。施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时， 仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不

11、这；低电平阈值具有相同的特点。方案一：放大整形电路由三极管与与非门组成。三极管构成的放大器将输入频率为fx 的周期信号如正弦波、三角波、等进行放大。将电源电压设为 5V,当输入信号幅值比较大时，会出现线性失真，将放大后的波形幅度控制在 5V 以内。与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。电路图如图 3 所示。图 3 放大整形电路方案二：放大部分同方案一，整形部分是由 555 构成的施密特整形电路。电路图如图4 所示。7 武汉理工大学数字电子技术课程设计图 4555 构成的施密特触发器方案对比：555 定时器的比较器灵敏度高，输出驱动电路大，但考虑到设计的这个频率计对

12、精度的要求不是太高，因此没必要使用 555 定时器构成施密特触发器，使用与非门可以降低成本，因此选用方案一。时基电路的选择方案一：时基电路的作用是产生一个标准时间信号（高电平持续时间为1s）可用定时器 555 构成的多谐振荡器作为时基电路。多谐振荡器又称矩形波发生器，电路不具有稳定状态，但是具有两个暂稳态，当电路由一个暂稳态过渡到另一个暂稳态时，其“触发”信号是由电路内部电容充（放）电提供的，因此无需外部触发脉冲，电路工作就是在两个暂稳态之间来回转换。在此方案中时基信号 2 由引脚 3 输出。脉宽由电阻 R1、R2 及电容 C4 决定。电路图如图 5 所示。555 定时器内部的比较器灵敏度高，

13、而且采用差分电路形式， 用 555 定时器组成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小。8 武汉理工大学数字电子技术课程设计图 5 时基电路方案二：时基电路可用晶体振荡器和分频器构成。晶振频率取 32768Hz，晶振产生脉冲经分频器 14 级二分频后输出 2Hz 脉冲（高、低电平各持续 1s）。方案对比：方案二中晶振分频产生标准时间精度要高于方案一中的 555 多谐振荡器产生的标准时间。但是 555 定时器电路元件较少，结构简单使用较方便。而且由于设计要求精度不是很高，所以采用方案一。9 武汉理工大学数字电子技术课程设计数字频率计各个模块设计时基电路图 6 时基电路时基电路参数的确

14、定：振荡器产生的时基信号高脉冲持续时间为 t1=1s,令低脉冲信号持续时间为 t2=0.25s,那么振荡器的频率为;fo=1/(t1+t2)=0.8Hz.(公式 1)由公式：t1=0.7(R1+R2)C.(公式2) t2=0.7R2*C.(公式3)可计算出电阻 R 、 R12及电容C的值。若取电容C=10uF,则取R2=,取10武汉理工大学数字电子技术课程设计放大整形电路图 7 放大整形电路放大整形电路由晶体管 3DG100 与 74LS00 等组成，其中 3DG100 组成放大器将输入频率为 f 的周期信号如正弦波、三角波进行放大。与非门 74LS00 构成施密特触发器，它对放大器的输出信号

15、进行整形，使之成为矩形脉冲。逻辑控制电路根据图 2 所示波形，在时基信号 2 结束时产生的下跳沿来产生锁存信号 6,锁存信号 6 的下跳沿又用来产生清零信号 5.脉冲信号 6 和 5 可由两个单稳态触发器 74LS123 产生，它们的脉冲宽度有电路的时间常数决定。电路如图 8 所示。11 武汉理工大学数字电子技术课程设计图 8 逻辑控制电路由 74LS123 的功能表可得，当 MR=B=1,触发脉冲从 A 端输入时，在触发脉冲的负跳变作用下，输出端1Q 可获得一正脉冲，其波形关系正好满足图图 2 所示波形 5 和 6 要求。手动复位开关 S 按下时，计数器清零。表 174LS123 功能表MR

16、0 xx1Ax1x00Bxx01Q000正脉冲正脉冲Q111负脉冲负脉冲输入输出逻辑控制电路参数的确定：锁存信号 6 和清零信号 5 脉冲的总的宽度要小于时基信号负脉冲的宽度。令锁存信号和清零信号的脉冲宽度均为则由公式.(公式 4)取电阻则取标称值12 武汉理工大学数字电子技术课程设计计数器该部分常用的二五十进制异步计数器 74LS90。将Q0 与 CPB 相连，脉冲从CPA 输入，构成 8421BCD 码十进制计数器。其功能表如表 2 所示。表 274LS90 功能表R0(1)R0(2)R9(1)R9(2)Q3Q2Q1Q0110 x000011x00000Xx111001x0 x0计数0 x

17、0 x计数0 xx0计数x00 x计数当 R9(1)R9(2)=0，且 R0(1)R0(2)=0 时，计数器工作。计数器电路如图 7 所示，R9(1)=0， R0(1)=SIGNAL5(SINGAL5 为逻辑控制电路产生的清零信号)。CPA 输入要计数的脉冲。计数电路如图 9 所示。图 9 计数锁存电路13 武汉理工大学数字电子技术课程设计锁存器在 1s 的标准时间信号高电平结束时，锁存器将计数器此时所计得的数进行锁存，使显示器上能够稳定地显示此时计数器的值。如图 2 所示 1s 计数时间结束时，逻辑控制电路发出锁存信号 6，将此时计数器的值送译码显示器。可选用 8D 锁存器 74LS273

18、可以完成上述功能。当时钟脉冲 CP 的正跳变到来时，锁存器的输出等于输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束 后，无论D 为何值，输出端 Q 的状态人保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码器显示器，即显示器的示数不会变。计数锁存译码显示电路如图 9。显示译码器采用四个 74LS48 及四个七段数码管来实现，电路图如图 10 所示。图 10 显示译码部分14 武汉理工大学数字电子技术课程设计总体电路设计被测信号经由晶体管 3DG100 组成的放大器放大后，送到由与非门构成的施密特触发器的输入端进行整形，使之成为计数器所要求的脉冲信号。由于放大电路

19、的电源值为 5V, 所以输入信号比较大时，会出现线性失真，放大后的信号不会太大，超过5V。当时基脉冲处于高电平时，闸门电路打开，计数器对输入的脉冲进行计数。总电路图如图 11 所示。图 11 频率计总电路图时基脉冲高电平持续时间是 1s。当 1s 计数结束时，闸门关闭，计数停止；74LS123 的 13 引脚产生一个正脉冲，脉冲送到锁存器的时钟脉冲输入端，锁存器将计数器此时的结果锁存并显示。此时显示的数字就是被测信号的频率。74LS123 的 13 引脚产生的正脉冲下调时，74LS123 的 12 引脚产生一个负脉冲，对计数器进行清零。锁存和清零的全过程必须在时基信号处于低电平时完成，即在时基

20、信号下一个高电平到来之前， 74LS123 的 12 引脚产生的负脉冲结束，恢复到高电平。如果在时基信号下一个高电平到来以后 74LS123 的 12 引脚产生的负脉冲才结束，那么计数器计的计算的将是少于 1s 的时间的脉冲个数，15武汉理工大学数字电子技术课程设计最后显示将小于实际值。仿真结果在软件 Protus 中画好电路图进行仿真。开始的仿真结果并不正确，显示的频率和设定的输入信号频率差距很大，例如输入信号频率设为 100Hz,显示数值为 46。经过观察各个功能模块的输出，通过分析发现问题出在控制电路产生的锁存信号和清零信号的脉冲宽度 上，经过闸门电路后的信号、时基信号、锁存信号和清零信

21、号的波形图如图 12 所示。图 12 信号时序图波形从上到下依次为经过闸门电路后的信号、时基信号、锁存信号和清零信号。当时基信号的 1s 高电平结束时，锁存信号上跳，计数结果显示在数码管上，当锁存信号下跳， 清零信号上跳，计数器清零端置“1”，直到清零信号脉冲结束，计数重新开始。从图 9 中可以看出，清零信号脉冲结束之前，时基信号早已处于高电平，所以计数不是从时基信号16 武汉理工大学数字电子技术课程设计上跳时开始计数的，当 1s 的时基信号高脉冲还没结束时，清零信号又处于高电平状态。显示结果当然不正确。检查逻辑控制部分电路，线路并没有连接错误，将元件参数改小一些后，结果还是没有错误。最后决定

22、将时基信号低电平时间延长，设为2s。由于 555 定时器组成的多谐振荡器输出信号低电平持续时间是小于高电平持续时间的，所以在振荡器的输出加了一个反相器，以达到目的。修改电路后仿真的结果如下：表 3波形仿真结果正弦波三角波幅值0.550.2频率110001909010999显示数字19991908210997波形三角波正弦波幅值50.25频率10050001900019998显示数字1004991899319990当误差最大时，精确度为.(公式 5)因为 74LS 计数器是异步计数器，所以频率越高计数速度越慢。17 武汉理工大学数字电子技术课程设计心得体会在这次数字电子技术课程设计中，虽然应用的都是在书本上学过的知识，但是只有应用到实际中才算真正的学懂了这些知识。本次数字频率计的涉及到了三极管放大电路、555 应用，单稳态触发器的延时应用，时序电路的计数、锁存，组合电路的译码显示等，涉及了数电所学的大部分内容。通过这次课程设计实践巩固了学过的知识并能够较好的利用， 是对自己一次很好的实践锻炼机会。课程设计实践不单是将所学的知识应用于实际，在设计的过程中，只拥有理论知识是不够的。