EDA名词解释参考模板_第1页
EDA名词解释参考模板_第2页
EDA名词解释参考模板_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、ASIC: 专用集成电路(Application Specific Integrated Circuit)AMPP: Altera宏功能模块和IP核开发伙伴组织(Altera Megafunction Partners Program)BGA: 球状矩阵排列(ball grid array)BSDL: 边界扫描描述语言(Boundary-Scan Description Language)BST: 边界扫描测试(Boundary-Scan Testing)CAD: 计算机辅助设计(Computer - Aided Design)CAE: 计算机辅助工程(Computer Aided Engin

2、eering)CAM: 计算机辅助制造(computer-aided manufacturing):中央地址存储器(Central Address Memory)CAT: 计算机辅助测试(computer-aided test)CPLD: 复杂可编程逻辑器件(Complex Programable Logic Device)DFT: 可测试设计(Design For Test)EAB: 嵌入式阵列块(Embedded Array Block)EDA: 电子设计自动化(Electronic Design Automation)EDIF: 电子设计交换格式(electronic design in

3、terchange format)EEPROM: 电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory)EPROM: 可擦除可编程ROM(Erasable Programmable Read-Only Memory)FPGA: 现场可编程门阵列(Field Programmable Gata Array)EPLD: 可擦除可编程逻辑器件(Erasable Programmable Logic Device)FPSLIC: 现场可编程系统级集成电路(Field Programmable System Level Inte

4、gration Circu) FSM: 有限状态机(Finite State Machine)GAL: 通用阵列逻辑(Generic Array Logic)HDL: 硬件描述语言(hardware description language)IEEE: 电子电气工程师协会(Institute of Electrical and Electronic Engineers)IP: 知识产权核(Intellectual Property)ISP: 在系统可编程(In System Programmability)JTAG: 联合测试行动组(Joint Test Action Group);在EDA领

5、域又称“边界扫描测试技术”,常用于可编程逻辑器件的测试下载LAB: 逻辑阵列块(Logic Array Block) 1 / 3LE: 逻辑单元(Logic Element)LPM: 参数可设置模块库(Library of Parameterized Modules)LUT: 查找表(lookup talbe)OLMC: 输出逻辑宏单元(Output Logic Macro Cell)OTP: 一次性可编程(One Time Programmable)PAL: 可编程阵列逻辑:(Programmable Array Logic)PCB: 印刷电路板PGA: 可编程门阵列(Programmabl

6、e Gate Array)PIA: 可编程连线阵(Programmable Interconnect Array)PLA: 可编程逻辑阵列(Programmable Logic Array)PLD: 可编程逻辑电路(Programable Logic Device)PROM: 可编程序只读存储器(Programmable Read-Only Memory)ROM: 只读内存(Read-Only Memory)SRAM: 静态随机存储器(Static Random Access Memory)RTL: 寄存器传输级(Register Transport Level)SOC: 单芯片系统(Syst

7、em on a Chip)SOPC: 片上可编程系统(System On Programmable Chip)UART: 通用异步收发器(Universal Asynchronous ReceiverTransmitter)VHDL: 超高速集成电路硬件描述语言(Very High Speed Integrated Circuits Hardware Description Language)UES: 用户电子标签(User Electronic Signature)ASIC: 专用集成电路 CPLD: 复杂可编程逻辑器件EAB: 嵌入式阵列块 EDA: 电子设计自动化GAL: 通用阵列逻辑 FPGA: 现场可编程门阵列IEEE: 电子电气工程师协会 HDL: 硬件描述语言I

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论