s10时序逻辑电路

1、第10章 时序逻辑电路授课教师：季顺宁第第1010章章 时序逻辑电时序逻辑电路路 10.1 触发器触发器 10.2 时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法10.3 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法10.4 寄存器寄存器10.5 计数器计数器10.6 555定时器和单稳态触发器定时器和单稳态触发器10.1.1 触发器的基本概念触发器的基本概念1、触发器的特点、触发器的特点 ( (1) )有两个有两个稳定状态稳定状态( (简称稳态简称稳态) )，正好用来表示逻辑正好用来表示逻辑 0 和和 1。( (2) )在输入信号作用下，触发器的两个稳定状态可相互转换在输入信号

2、作用下，触发器的两个稳定状态可相互转换( (称为状态称为状态的的翻转翻转) )。 (3) 输入信号消失后，新状态可长期保持下来，因此具有输入信号消失后，新状态可长期保持下来，因此具有记忆功能记忆功能，可存储二进制信息。可存储二进制信息。 一个触发器可存储一个触发器可存储 1 位二进制数码位二进制数码10.1 触发器触发器 2、触发器的分类、触发器的分类 根据逻辑功能不同分为根据逻辑功能不同分为 ： RS 触发器、触发器、 D 触发器、触发器、 JK 触发器触发器 、T 触发器、触发器、T 触发器触发器 根据触发方式不同分为：根据触发方式不同分为： 根据电路结构不同分为：根据电路结构不同分为：基

3、本基本 RS 触发器、同步触发器、主从触发器触发器、同步触发器、主从触发器 、边沿触发器、边沿触发器 电平触发器、边沿触发器、主从触发器电平触发器、边沿触发器、主从触发器 通常将能够存储通常将能够存储1位二值信号的基本单元电路统称为触发器位二值信号的基本单元电路统称为触发器10.1.2 基本基本 RS 触发器触发器 一一.电路结构及逻辑符号电路结构及逻辑符号 由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉相连。反馈线，即门电路的输入、输出端交叉相连。QQSDRDG1G2QQSDRDSRSDRDQ

4、QQ = 1，Q = 0 时，称为触发器的时，称为触发器的 1 状态，记为状态，记为 Q = 1；Q = 0，Q = 1 时，称为触发器的时，称为触发器的 0 状态，记为状态，记为 Q = 0。 RDSD置置0端，也称端，也称复 位 端复 位 端 。 R 即即 Reset 置置1端，也称端，也称置 位 端置 位 端 。 S 即即 Set 信号输入端信号输入端互补输出端，正常互补输出端，正常工作时，它们的输工作时，它们的输出状态相反。出状态相反。 低电平有效低电平有效 二二. 工作原理及逻辑功能工作原理及逻辑功能 触发器置触发器置 010QQ输输 出出11100100RDSD 功功 能能 说说

5、明明输输 入入QQSDRDG1G2011 10触发器被置触发器被置 0二二. 工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G211100100RDSD功功 能能 说说 明明输输 入入QQ输输 出出10011触发器被置触发器被置 1 触发器置触发器置 010 触发器置触发器置 101二二. 工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G211100100RDSD 功功 能能 说说 明明输输 入入QQ输输 出出11 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变&G2 门输出门输出QRQ DQQ 1G1 门输出门输出QSQ

6、 DQQ 1二二. 工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G2 输出状态输出状态不定不定( (禁用禁用) )不不 定定11100100RDSD功功 能能 说说 明明输输 入入QQ输输 出出 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变0011输出既非输出既非 0 状态，状态，也非也非 1 状态。当状态。当 RD 和和 SD 同时由同时由 0 变变 1 时，时，输出状态可能为输出状态可能为 0，也，也可能为可能为 1，即输出状态，即输出状态不确定。因此，这种情不确定。因此，这种情况禁用。况禁用。三三. 逻辑功能的特性表描述

7、逻辑功能的特性表描述 （）次态：次态： 现态：现态： 指触发器在输入信号变化前的状态，用指触发器在输入信号变化前的状态，用 Qn 表示。表示。 指触发器在输入信号变化后的状态，用指触发器在输入信号变化后的状态，用 Qn+1 表示。表示。 触发器次态与输入信号和电路原有状态之触发器次态与输入信号和电路原有状态之间关系的真值表。间关系的真值表。基本基本 RS 触发器特性触发器特性表的简化表示表的简化表示Qn11101010不定不定00Qn+1SDRD基本基本 RS 触发器真值表触发器真值表 注意注意 置置 0 端端 和置和置 1 端端 低电平有效。低电平有效。禁用禁用 称约束条件称约束条件 0DD

8、SRDRDS00001触发器触发器状态不定状态不定01010100触发器触发器置置 000101101触发器触发器置置 1111110011触发器触发器保持原状态不变保持原状态不变说说 明明Qn+1QnSDRD 输输 入入 现态现态 次态次态三三. 逻辑功能的特性表描述逻辑功能的特性表描述 （）波形分析举例波形分析举例解：解： 例例 设下图中触发器初始状态为设下图中触发器初始状态为 0，试对应输入波形，试对应输入波形 画出画出 Q 和和 Q 的波形。的波形。QQSDRDSRSDRD保持保持初态为初态为 0，故保持为，故保持为 0。置置 0保持保持QQ置置 1四、基本四、基本RS触发器的时序图触

9、发器的时序图(设初态为设初态为0）基本触发器的特点总结：基本触发器的特点总结：（1 1）有两个互补的输出端，有两个稳定的状态）有两个互补的输出端，有两个稳定的状态0 0和和1 1。（2 2）有有复位复位、置位置位、保持原状态保持原状态三种功能。三种功能。（3 3）R R为复位输入端，为复位输入端，S S为置位输入端，可以是低电平有效，为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。也可以是高电平有效，取决于触发器的结构。（4 4）是电平直接控制的触发器。输入信号电平发生变化时，是电平直接控制的触发器。输入信号电平发生变化时，输出状态随着发生变化。输出状态随着发生变化。优

10、点：优点：缺点：缺点：电路简单，是构成各种触发器的基础。电路简单，是构成各种触发器的基础。 2. 输出受输入信号直接控制，输出受输入信号直接控制，即抗干扰性较低。即抗干扰性较低。1. 有约束条件。有约束条件。 3.没有时钟脉冲控制。没有时钟脉冲控制。 10.1.3 10.1.3 同步同步RS触发器触发器 基本基本RSRS触发器的触发方式（动作特点）：触发器的触发方式（动作特点）：逻辑电平直逻辑电平直接触发接触发。（由输入信号直接控制）。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状态更在实际工作中，要求触发器按统一的节拍进行状态更新。措施：新。措施： 同步触发器同步触发器（

11、时钟触发器或钟控触发器）：要求只有（时钟触发器或钟控触发器）：要求只有在同步信号到达时，触发器的状态才能发生变化。而这个在同步信号到达时，触发器的状态才能发生变化。而这个同步信号叫做时钟信号（时钟脉冲），用同步信号叫做时钟信号（时钟脉冲），用CPCP表示。表示。 CPCP：控制时序电路工作节奏的固定频率的脉冲信号，：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。一般是矩形波。 同步触发器的状态更新时刻：受同步触发器的状态更新时刻：受CPCP输入控制。输入控制。 触发器更新为何种状态：由触发输入信号决定。触发器更新为何种状态：由触发输入信号决定。QQG1G2SRG3G4CPQ3Q4DS

12、DR工作原理：工作原理： CP = 0 时，时，G3、G4被封锁，输入信号被封锁，输入信号 R、S不起作用。基本不起作用。基本 RS 触发触发器的输入均为器的输入均为 1，触发器，触发器状态保持不变。状态保持不变。 CP = 1 时，时，G3、G4解除封锁，将输入信号解除封锁，将输入信号 R 和和 S 取非后送至基本取非后送至基本 RS 触发器的输入端。触发器的输入端。 0111一一. 电路结构与工作原理电路结构与工作原理 基本基本 RS 触发器触发器 增加了由时钟增加了由时钟 CP 控制的门控制的门 G3、G4 可见，可见，CP端相当于一个触发器使能端，为高电平有效，即低端相当于一个触发器使

13、能端，为高电平有效，即低电平时保持不变，高电平时，电平时保持不变，高电平时，R、S的变化才能反映到输出端。的变化才能反映到输出端。QQG1G2SRG3G4CPRDSD二二. 逻辑功能与逻辑符号逻辑功能与逻辑符号 RS触发器的状态转换分别由触发器的状态转换分别由R、S和和CP控制，其中，控制，其中，R、S控制状态转控制状态转换的方向；换的方向；CP控制状态转换的时刻。控制状态转换的时刻。 0 01触发器触发器保持原状态不变保持原状态不变010101触发器触发器保持原状态不变保持原状态不变0 01 01100触发器触发器置置 00 11 11011触发器触发器置置 1说说 明明Qn+1QnS RC

14、P0011111111 10 0 0 1 1 0 01触发器触发器状态不定状态不定 R、S 信号信号高电平有效高电平有效 QQ1S CI 1RSRCP RS 功能功能Qn11001110不定不定00Qn+1SRCPQQSR1SCI1RRCPS解：解： 例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形（设触发器波形（设触发器的原状态为的原状态为0 0）。）。Q保持保持保持保持保持保持保保持持置置零零置置1CPSRQ有效翻转空翻三、同步触发器存在的问题三、同步触发器存在的问题空翻现象空翻现象 在一个时钟脉冲周期（在一个时钟脉冲周期（CP=1）中，触发器发生多次）中，触发器发生多

15、次翻转的现象叫做翻转的现象叫做空翻。空翻。 RS RS触发器触发器: :由于在由于在CP=1CP=1期间期间，G3G3、G4G4门为门为“开门开门”，都，都能接收能接收R R、S S信号。所以，如果在信号。所以，如果在CP=1CP=1期间期间R R、S S发生多次变化，发生多次变化，则触发器的状态也可能发生多次翻转。则触发器的状态也可能发生多次翻转。 为避免计数混乱，要为避免计数混乱，要求每来一个求每来一个CPCP脉冲，触发脉冲，触发器器只发生一次翻转只发生一次翻转。时序电路中的存储器每个时序电路中的存储器每个时钟周期其输出状态仅变时钟周期其输出状态仅变化一次！化一次！同步同步 D 触发器触发

16、器 （1） 电路结构电路结构DQQ1DDCICPCPDQn+1说明说明10101置置0置置10Qn不变不变（3）逻辑功能表）逻辑功能表 称为称为 D 功能功能特点：特点：Qn+1 跟随跟随 D 信号信号四、其他逻辑功能的触发器四、其他逻辑功能的触发器 （2）逻辑符号）逻辑符号QQ1S1RCICPSR解：解： 例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形波形( (设触发器设触发器 初始状态为初始状态为 0) )。QQ1DDC1CPDCPQCP = 0，同步触发器状态不变，同步触发器状态不变CP = 1，同步，同步 D 触发触发器次态跟随器次态跟随 D 信号信号为了克服为了

17、克服CP=1期间输入控制电平不许改变的限制，可采期间输入控制电平不许改变的限制，可采用用边沿触发边沿触发方式。方式。其特点是：其特点是：触发器只在时钟跳转时发生翻转，而在触发器只在时钟跳转时发生翻转，而在CP=1或或CP=0期间，输入端的任何变化都不影响输出。期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫如果翻转发生在上升沿就叫“上升沿触发上升沿触发”或或“正边沿触发正边沿触发”。如果翻转发生在下降沿就叫如果翻转发生在下降沿就叫“下降沿触发下降沿触发”或或“负边沿触发负边沿触发”。10.1.4 边沿触发器边沿触发器优点优点：不仅克服了空翻现象，而且大大提高了抗干扰能力。：不仅克服

18、了空翻现象，而且大大提高了抗干扰能力。逻辑符号逻辑符号CQQCQQ下降沿触发下降沿触发上升沿触发上升沿触发表示边沿触发器表示边沿触发器上升沿上升沿触发触发CP D Qn+1 0 X Qn1 Qn0 0 1 1 边沿触发的边沿触发的D触发器功能表触发器功能表X 1、D边沿触发器边沿触发器边沿边沿D触发器的逻辑符号触发器的逻辑符号D11CDCPQQ时序图时序图QCPD12345例题例题1：已知：已知CP和和D的波形，试画出的波形，试画出Q的波形。设初态的波形。设初态Q=0。解：在波形图时，应注意以下两点：解：在波形图时，应注意以下两点：（1 1）触发器的触发翻转发生在）触发器的触发翻转发生在CPC

19、P的上升沿。的上升沿。（2 2）判断触发器次态的依据是）判断触发器次态的依据是CPCP上升沿时刻输入端上升沿时刻输入端D D的状态。的状态。 根据根据D D触发器的功能表，可画出输出端触发器的功能表，可画出输出端Q Q的波形图。的波形图。D11CDCPQQJK触发器的功能表触发器的功能表 JK Q n Qn+1 X00001111X00110011 Qn01001110X01010101CPX 动作特点：动作特点：触发器触发器只在时钟跳转时发生翻只在时钟跳转时发生翻转，而且触发器的下一转，而且触发器的下一个状态仅由该时刻的输个状态仅由该时刻的输入状态决定。入状态决定。边沿边沿JK触发器的逻辑符

20、号触发器的逻辑符号表示下降沿有效的边沿触发器表示下降沿有效的边沿触发器J11CJCPQQK1K2、边沿、边沿JK触发器触发器说明说明Qn+1KJCP保持保持Qn00置置 0010翻转翻转11置置 1101保持保持QnQn称为称为 JK 功能功能，即，即 JK = 00 时保持；时保持； JK = 11 时翻转；时翻转； J K 时时 Qn+1 值与值与 J 相同。相同。时序图时序图CPKJQ 保持保持TJ11CJCPQQK1K10.1.5 10.1.5 触发器的逻辑功能及其描述触发器的逻辑功能及其描述 1 1、触发器逻辑功能的比较、触发器逻辑功能的比较无约束，无约束，但功能少但功能少无约束，无

21、约束，且功能强且功能强令令 J = K = T即可即可 D 功能功能1 0Qn+110D T 功能功能 QnQnQn+110T RS 功能功能不定不定01 QnQn+111011000SR JK 功能功能 Qn10 QnQn+111011000KJ有约束有约束（1） RS 触发器触发器000010101010101101011000111101Qn+1QnSR功功能能表表同步同步RS触发器触发器Qn+1的卡诺图的卡诺图RSQn0100 0111 10 0 0 1 1 1 0 特性特性方程方程nnQRSQ 1RS = 0( (约束条件约束条件) )特性方程指触发器次态与输入信号和电路原有状态之间

22、特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。的逻辑关系式。 2 2、触发器逻辑功能的描述方法、触发器逻辑功能的描述方法功能表功能表特性方程特性方程 特性方程特性方程Qn+1 = D001101010011Qn+1QnD 功能表功能表 00001111无约束无约束（2）D 触发器触发器J = 1K= JK触发器触发器Qn+1的卡诺图的卡诺图JKQn0100 0111 10 1 1 1 1 0 0 0 0nQJnQK10011111110100110001110000K010100Qn+1QnJ 功能表功能表 特性方程特性方程无约束条件无约束条件nnnQKQJQ 1（3）JK 触

23、发器触发器nnnnQTQTQTQ1（4 4）T T触发器触发器 特性方程特性方程 功能表功能表 101011110000Qn+1QnT3 3、不同逻辑功能间的相互转换、不同逻辑功能间的相互转换1）JK D2）JK T 令令J=D, K= D由由Qn+1 = JQn+ KQn欲得欲得 Qn+1 = DQQCPDC11J1KQQC11J1KTCP转转换换方方法法( (1) ) 写出待求触发器和给定触发器的特性方程。写出待求触发器和给定触发器的特性方程。( (3) )画出用给定触发器实现待求触发器的电路。画出用给定触发器实现待求触发器的电路。( (2) )比较上述特性方程，得出给定触发器中输入信号的

24、接法。比较上述特性方程，得出给定触发器中输入信号的接法。1.基本结构第6章一时序逻辑电路的基本概念组合电路组合电路存储电路存储电路X1XiZ1ZjQ1QrY1Yr输入输入信号信号输出输出信号信号存储电路的输出信号存储电路的输入信号返回10.2 10.2 时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法这些信号之间的逻辑关系：其中：X=（X1,X2, ,Xi）；Y=（Y1,Y2, ,Yr）；Z=（Z1,Z2, ,Zj）；Qn+1=（Q1,Q2, ,Qr）； 第6章n1Q,XFZ n2Q,XFY n31nQ,YFQ输出方程输出方程驱动方程（或称激励方程）驱动方程（或称激励方程）状态方程状态方程

25、即：各触发器的输入信号方程即：各触发器的输入信号方程3.分类第6章2.特点（2）具有反馈支路。米利型时序电路：米利型时序电路：其输出不仅与现态有关，而且还决定于电路当前的输入。根据输出分类根据输出分类穆尔型时序电路：穆尔型时序电路：其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。（1）除含有组合电路外，还有存储电路，因而有记忆功能；第6章同步时序电路：同步时序电路：各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路：异步时序电路：各个触发器的时钟脉冲不同，即电路中没有统一的时钟

26、脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。根据时钟分类根据时钟分类二者比较：二者比较： 同步时序电路的速度高于速度高于异步时序电路； 同步时序电路的结构结构较异步时序电路复杂复杂；4.时序逻辑电路功能的描述方法第6章时序电路的逻辑功能可用逻辑方程式逻辑方程式、状态表状态表、状态图状态图、时序图时序图、卡诺图卡诺图和逻辑图逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。（1）逻辑方程式）逻辑方程式包括n1Q,XFZ n2Q,XFY n31nQ,YFQ输出方程输出方程驱动方程驱动方程状态方程状态方程读法：读法：处于现态Qn的时序

27、电路，当输入为X时，该电路将进入输出为Z的次态Qn+1。第6章（2）状态表（也叫状态转换表）状态表（也叫状态转换表）输入输入现态现态次次输输态态出出QnXQn+1/Z【表示方法1】如果将任何一组输入变量和电路初态的取值代入状态方程和输出方程，就可以算出电路的次态Qn+1和现态下的输出值Z；把得到的次态做为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。就这样继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。第6章【表示方法2】输入输入现态现态次态次态输出输出XQ1nQ0nQ1n+1Q0n+1Z在状态转换图中用圆圈表示电路的各个状态，

28、用箭头表示状态转换的方向。同时，还在箭头旁注明了状态转换前的输入变量取值和输出值。通常把输入变量取值写在斜线以上，把输出值写在斜线以下。第6章（3）状态图（也叫状态转换图）状态图（也叫状态转换图）比如：Q1Q0X/Z000001010/01/10/11/01.时序电路的分析步骤：二时序逻辑电路的分析方法第6章返回电路图电路图写方程写方程（1）时钟方程（对异步时序电路而言）时钟方程（对异步时序电路而言）（2）各触发器的驱动方程）各触发器的驱动方程 （3）输出方程）输出方程各触发器的各触发器的状态方程状态方程状态图、状态状态图、状态表或时序图表或时序图判断电路判断电路 逻辑功能逻辑功能12342.

29、同步时序逻辑电路的分析举例例1：试分析如图的时序电路。第6章 ZQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0CPFFFF0 0FFFF1 1FFFF2 2返回返回返回返回 写方程式写方程式 时钟方程：第6章CPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：调题图调题图 求状态方程求状态方程JK触发器的特性方程：第6章nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQ

30、QQQQKQJQQQQQQQKQJQQQQQQQKQJQ2020200001001010111111121212222120001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn 计算、列状态计算、列状态表表 现 态 次 态 输 出 nnnQQQ012 101112 nnnQQQ Y nnnnnnnnQQYQQQQQQ21210011

31、1120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100 画状态图、时序画状态图、时序图图状态图状态图第6章 000001011/1/0100110111/0 /0/0 /0(a) 有效循环010 101(b) 无效循环/0/1排列顺序： /Y nnnQQQ012时序图时序图第6章CPQ0Q1Q2Y有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格

32、雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。第6章 电路功能电路功能解：该电路为同步时序逻辑电路，时钟方程可以不写。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：）写出输出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQXZ01)(nQXJ1010KnQXJ0111K（2 2）写出驱动方程：）写出驱动方程：例例2：试分析如图所示的时序逻辑电路。：试分析如图所示的时序逻辑电路。（3）写出）写出JK触发器的特性方程，然后将各驱动方程代入触发器的特性方程，然后将各驱动方程代入JK触发器

33、的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：输出方程简化为：由此作出状态表及状态图。由此作出状态表及状态图。1Q0Q000110/0/0/1X=0时的状态图nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(nnnQQQ0110nnnQQQ1011nnQQZ01（4）作状态转换表及状态图）作状态转换表及状态图 当当X=0时：触发器的次态方程简化为：时：触发器的次态方程简化为：由此作出状态表及状态图。由此作出状态表及状态图。将将X=0与与X=1的状态图合并的状态图合并 起来得完整的状态图。起来得完整的状态图。0001100/0

34、0/00/11/11/01/01Q Q0001001/1/0/0X=1时的状态图nnnQQQ0110nnnQQQ1011nnQQZ01当当X=1时：触发器的次态方程简化为：时：触发器的次态方程简化为：输出方程简化为：输出方程简化为：（5 5）画时序波形图。）画时序波形图。0001100/00/00/11/11/01/01Q0QXCPZ根据状态表或状态图，根据状态表或状态图，可画出在可画出在CP脉冲作用下电路的时序图。脉冲作用下电路的时序图。（6 6）逻辑功能分析：）逻辑功能分析：当当X=1=1时，按照减时，按照减1 1规律从规律从1001001010010010循环变化，循环变化，并每当转换为

35、并每当转换为0000状态（最小数）时，输出状态（最小数）时，输出Z=1=1。该电路一共有该电路一共有3 3个状态个状态0000、0101、1010。当当X=0=0时，按照加时，按照加1 1规律规律从从0001100000011000循环变化，循环变化，并每当转换为并每当转换为1010状态（最大数）时，输出状态（最大数）时，输出Z=1=1。所以该电路是一个可控的所以该电路是一个可控的3 3进制计数器。进制计数器。0001100/00/00/11/11/01/0图5.2.5 例5.2.1完整的状态图例3：试分析如图的时序电路。第6章Q0Q0CP YQ1Q11T C11T C1&=1 X1FFFF0

36、 0FFFF1 1 写方程式写方程式 同步时序电路，时钟方程省去。第6章 输出方程：输出与输入有关，为米利型时序电路。 驱动方程：nnQXQXY111001TQXTn阶段性小结 时序逻辑电路通常由组合逻辑电路及存储电路两部分组成。其中存储电路能将电路的状态记忆下来，并和当前的输入信号一起决定电路的输出信号。这是时序逻辑电路在结构上的特点，这个特点决定了时序逻辑电路的逻辑功能，即时序逻辑电路在任一时刻的输出信号不仅和当时的输入信号有关，而且还与电路原来的状态有关。第6章 描述时序逻辑功能的方法由逻辑方程组（含驱动方程、状态方程和输出方程）、状态表、状态图和时序图，它们各具特色，各有所用，且可以相

37、互转换。逻辑方程组是和具体时序电路直接对应的，状态表和状态图能给出时序电路的全部工作过程，时序图能更直观地显示电路的工作过程。为进行时序电路的分析和设计，应该熟练地掌握这几种描述方法。 就工作方式而言，时序电路可分为同步时序逻辑电路和异步时序逻辑电路两类。它们的主要区别是，在同步时序电路的存储电路中，所有触发器的CP端均受同一时钟脉冲源控制，而在异步时序电路中，各触发器CP端受不同的触发脉冲控制。第6章阶段性小结【续】 时序电路的分析是由给定的时序电路，写出逻辑方程组，列出状态表，画出状态图或时序图，指出电路逻辑功能的过程。1 1同步时序逻辑电路的设计步骤同步时序逻辑电路的设计步骤（3 3）状

38、态分配，又称状态编码。即把一组适当的二进制代码分配给简）状态分配，又称状态编码。即把一组适当的二进制代码分配给简 化状态图（表）中各个状态。化状态图（表）中各个状态。（1 1）根据设计要求，设定状态，导出对应状态图或状态表。）根据设计要求，设定状态，导出对应状态图或状态表。（2 2）状态化简。消去多余的状态，得简化状态图（表）。）状态化简。消去多余的状态，得简化状态图（表）。（4 4）选择触发器的类型。）选择触发器的类型。（5 5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。出方程和驱动方程。（

39、6 6）根据输出方程和驱动方程画出逻辑图。）根据输出方程和驱动方程画出逻辑图。（7 7）检查电路能否自启动。检查电路能否自启动。一、同步时序逻辑电路的设计方法一、同步时序逻辑电路的设计方法10.3 10.3 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法（2 2）状态分配，列状态转换编码表。）状态分配，列状态转换编码表。(1(1）根据设计要求，设定状态，）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。画出状态转换图。该状态图不须化简。S0S1S2S3S42 2同步计数器的设计举例同步计数器的设计举例例例1 1 设计一个同步设计一个同步5 5进制加法计数器进制加法计数器Q Q1

40、0n n2Qn1000011110001010100011000（3 3）选择触发器。选用）选择触发器。选用JK触发器。触发器。（4 4）求各触发器的驱动方程和进位输出方程。）求各触发器的驱动方程和进位输出方程。 列出列出JK触发器的驱动表触发器的驱动表，画出电路的次态卡诺图。，画出电路的次态卡诺图。Qn1Q0n2Qn10J200QnnQ1 02=J0001111010nQ12nQ Qn02KK =2001011010111Q Q10n n2Qn1000011110001010100011000根据次态卡诺图和根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图：触发器的驱动表可得各触发

41、器的驱动卡诺图：Q Q10n n2Qn1000011110001010100011000nQ112nQ Qn01J0nQ0J =10010110101011000211n0QQ1nQ00n1K1100n=Q1KnQ12nQ Qn00J0010110101011000211n0QQ1nQ0n0K1111012n=Q0JK0=1（5） 将各驱动方程与输出方程归将各驱动方程与输出方程归纳如下：纳如下：（6 6）画逻辑图。）画逻辑图。100111YQ01QQ0nn1n20010000QC1C1Q1K1J1J1J1K1KC1Q&2Q0QQ1CPY进位输出再画出输出卡诺图再画出输出卡诺图可得电路的输出方程

42、：可得电路的输出方程：（7）检查能否自启动）检查能否自启动可见，如果电路进入无效状态可见，如果电路进入无效状态101、110、111时，在时，在CP脉冲作用下，脉冲作用下，分别进入有效状态分别进入有效状态010、010、000。所以电路能够自启动。所以电路能够自启动。0QQ1Q2/Y000001010011100/0/0/0/0/1/1101/1110111/1利用逻辑分析的方法画出电路完整的状态图。利用逻辑分析的方法画出电路完整的状态图。3一般时序逻辑电路的设计举例一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量典型的时序逻辑电路具有外部输入变量X，所以设计，所以设计过程要复杂

43、一些。过程要复杂一些。S0 0初始状态或没有收到初始状态或没有收到1 1时的状态；时的状态； 例例2 2 设计一个串行数据检测器。该检测器有一个输入端设计一个串行数据检测器。该检测器有一个输入端X，它的功，它的功能是对输入信号进行检测。当连续输入三个能是对输入信号进行检测。当连续输入三个1 1（以及三个以上（以及三个以上1 1）时，）时，该电路输出该电路输出Y=1=1，否则输出，否则输出Y=0=0。 解：解： （1 1）根据设计要求，设定状态）根据设计要求，设定状态: :：S2 2连续收到两个连续收到两个1 1后的状态；后的状态；S1 1收到一个收到一个1 1后的状态；后的状态；S3 3连续收

44、到三个连续收到三个1 1（以及三个以上（以及三个以上1 1）后的状态。）后的状态。 （3 3）状态化简。）状态化简。 观察上图观察上图可知，可知，S2和和S3是等价状态，是等价状态，所以将所以将S2和和S3合并，合并，并用并用S2表示，得简表示，得简化状态图化状态图:（2 2）根据题意可画）根据题意可画 出出原始状态图：原始状态图：S0S1S2S3X/YS0/00/00/01/01/01/11/10/0S2SS10X/YS0/00/01/01/00/01/1 （4 4）状态分配。）状态分配。 该电路有该电路有3个状态，可以用个状态，可以用2位二进制代码组合（位二进制代码组合（00、01、10、

45、11）中的）中的 三个代码表示。本例取三个代码表示。本例取S0=00、S1=01、S2=11。（5 5）选择触发器。）选择触发器。 本例选用本例选用2 2个个D触发器。触发器。1/00/01/00/00/0X/Y1/1Q1Q0000111（6 6）求出状态方程、驱动方程和输出方程。）求出状态方程、驱动方程和输出方程。列出列出D触发器的驱动表、触发器的驱动表、画出电路的次态和输出卡诺图。画出电路的次态和输出卡诺图。由输出卡诺图可得电路的输出方程：由输出卡诺图可得电路的输出方程：0 00 11 01 1Qn Qn+10101D D触发器的驱动表触发器的驱动表 Q Q1 0n n1000011110

46、X00/000/000/001/011/011/1nXQY1 根据次态卡诺图和根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图：触发器的驱动表可得各触发器的驱动卡诺图：由各由各驱动卡诺图可得电路的驱动方程：驱动卡诺图可得电路的驱动方程：0 00 11 01 1Qn Qn+10101D D触发器的驱动表触发器的驱动表 Q Q1 0n n1000011110X00/000/000/001/011/011/1Dn001nQ100100111Q1XDn001nQ100100111Q0X000011000111XD 0nXQD01 （7 7）画逻辑图。）画逻辑图。 根据驱动方程和输出方程，画出逻

47、辑图根据驱动方程和输出方程，画出逻辑图。（8）检查能否自启动。）检查能否自启动。XD 0nXQD01 nXQY1 Q0C11DQC11DQX&CPQ1Y&0/01/0100/001Q1/10/0111/11/01X/Y0000/0Q( (二二) )异步时序逻辑电路的设计方法异步时序逻辑电路的设计方法 异步时序电路的设计异步时序电路的设计比同步电路多一步，即比同步电路多一步，即求各触发器的时钟方程求各触发器的时钟方程。（1 1）根据设计要求，设定）根据设计要求，设定7 7个状态个状态S0 0S6 6。进行状态编码后，列出。进行状态编码后，列出状态转换表状态转换表。例例3 3 设计一个异步设计一个

48、异步7 7进制加法计数器进制加法计数器. .状态转换顺序状态转换顺序现现 态态次次 态态进位输出进位输出Q2 n Q1 n Q0 n Q2 n+1 Q1 n+1 Q0 n+1 YS0S1S2S3S4S5S60 0 0 0 0 10 1 00 1 11 0 0 1 0 1 1 1 0 0 0 1 0 1 00 1 11 0 01 0 1 1 1 0 0 0 0 0000001（2 2）选择触发器。本例选用下降沿触发的）选择触发器。本例选用下降沿触发的JK触发器。触发器。（3 3）求各触发器的时钟方程，即为各）求各触发器的时钟方程，即为各触发器选择时钟信号。触发器选择时钟信号。为触发器选择时钟信号

49、的原则是：为触发器选择时钟信号的原则是：触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。触发器状态不需翻转时，触发器状态不需翻转时，“多余的多余的” 时钟信号越少越好。时钟信号越少越好。画出画出7进制计数器的时序图：进制计数器的时序图：CPCP 0CPCP 112QCP CPQ0Q1Q2根据上述原则，选：根据上述原则，选：（4）求各触发器的驱动方程和进位输出方程。求各触发器的驱动方程和进位输出方程。画出电路的次态卡诺图和画出电路的次态卡诺图和JK触发器的驱动表：触发器的驱动表：由次态卡诺图和由次态卡诺图和触发器的驱动表求驱动方程：触发器的

50、驱动表求驱动方程：0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Q Q1 0n n2Qn1000011110001010100011101110000002nQ20Q0J110nQ11101n002nQ20Q0K110nQ11101n1112 J12 K12QCP 0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Q Q1 0n n2Qn1000011110001010100011101110000002nQ10Q0J110nQ11101n002nQ10Q0K110nQ11101n002nQ00Q0K1

51、10nQ11101n002nQ00Q0J110nQ11101n0110101111011101QJ 201QQK 120QQJ 10KCPCP 1CPCP 0（5 5）画逻辑图。）画逻辑图。 将各驱动方程归纳如下：将各驱动方程归纳如下：再画出输出卡诺图，再画出输出卡诺图，002nQ0Q0Y110nQ11101n0000001得电路的输出方程：得电路的输出方程：12QQY 01QJ 201QQK 120QQJ 10 K12 J12 KQC1C1Q1K1J1J1J1K1KC1Q2Q0QQ1CPY进位输出111&1用逻辑分析的方法画出电路完整的状态图用逻辑分析的方法画出电路完整的状态图：（6）检查能

52、否自启动。）检查能否自启动。 可见，当电路进入无效状态可见，当电路进入无效状态111时，在时，在CP脉冲作用下脉冲作用下可进入有效状态可进入有效状态000。所以电路能够自启动。所以电路能够自启动。0QQ1Q2000001010101110011100111阶段性小结 时序逻辑电路的分析和设计是两个相反的过程。时序电路的分析是给定时序电路，要求经过分析最终指出电路逻辑功能。而时序电路的设计是根据要求实现的逻辑功能，作出原始状态图或原始状态表，然后进行状态化简（状态合并）和状态编码（状态分配），再求出所选触发器的驱动方程、时序电路的状态方程和输出方程，最后画出设计好的逻辑电路图的过程。其中画出正确

53、的原始状态图或原始状态表是关键的一步，是后面几个设计步骤的基础，所以做这一步时我们要遵循的原则是“宁多勿漏”。即使是用可编程逻辑器件来设计时序电路，这一步也是不可缺少的。第6章一、计数器的概述一、计数器的概述 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器也称分频器计数器也称分频器 。 利用分频器利用分频器 ，可以得到各种频率的脉冲信号。，可以得到各种频率的脉冲信号。 数字系统经常需要各种频率的脉冲信号，因此需要各种数字系统经常需要各种频率的脉冲信号，因此需要各种各样的计数器。各样的计数器。 计数器计数器用以统计输入脉冲用以统计

54、输入脉冲CPCP个数的电路。个数的电路。4位二进制数位二进制数: Q3 Q2 Q1 Q0位数位数: 3 2 1 0权重权重:223212028 4 2 18421码码相当于十进制数相当于十进制数: 8Q3+4Q2+2Q1+1Q0 例例: Q3Q2Q1Q0=1010B =81+4 0+2 1+1 0 =10DB代表二进制数代表二进制数 (Binary)D代表十进制数代表十进制数 (Decimal)1、 二进制计数器二进制计数器 74LS161 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8

55、VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD（1 1） 4 4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS16174LS161异步清零端，低电平有效异步清零端，低电平有效同步置数端，低电平有效同步置数端，低电平有效 控制输入端，高电平有效控制输入端，高电平有效 进位输出端进位输出端74LS161逻辑功能表逻辑功能表CTPCTTCP Q3 Q2 Q1 Q00111101110101 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1

56、 Q0 加法计数 CRLD当复位端当复位端 时，输出时，输出Q3Q2Q1Q0全全为零，实现为零，实现异步清零功能异步清零功能。0CR功能分析：功能分析： 当当 ，预置数控制端，预置数控制端 ，并且在并且在CP时，时，Q3Q2Q1Q0=D3D2D1D0，实，实现现同步预置数功能同步预置数功能。1CR0LD当当 且且 时，时，输出输出Q3Q2Q1Q0保持不变保持不变。 1 LDCR0TPCTCT当当 且在且在CP时，计数器才开始加法时，计数器才开始加法计数，实现计数，实现计数功能计数功能。电路为。电路为四位二进制加法计数器。在四位二进制加法计数器。在CP脉冲作用下，电路按自然二进脉冲作用下，电路按

57、自然二进制递加，即由制递加，即由000000011111。当计到。当计到1111时，进位输出端时，进位输出端CO送出进送出进位信号，即位信号，即CO=Q3Q2Q1Q0=1。1TPCTCTLDCR十进制数用十进制数用09十个数字表示十个数字表示,而而数字电路中使用二进制数字电路中使用二进制,所以须用所以须用二进制数给十进制数编码二进制数给十进制数编码2、 十进制计数器十进制计数器编码方法编码方法: 用用4位二进制数表示位二进制数表示1位十进制数位十进制数, 称为二称为二十进制编码十进制编码, 又称又称BCD码码 ( BCDBinary Coded Decimal ) 二进制数用二进制数用8421

58、码码十进制数十进制数: 用用0 9 共十个数字表示共十个数字表示所以所以,用十个用十个4位二进制数表示位二进制数表示09（1 1）集成十进制同步加法计数器）集成十进制同步加法计数器集成十进制同步加法计数器集成十进制同步加法计数器74LS160的引脚排列图、逻辑功能示的引脚排列图、逻辑功能示意图与意图与74LS161相同。与相同。与74161相比，相比，(1)74LS160是十进制计数器；是十进制计数器；（2）注意）注意74LS160在计数时在计数时CO=Q3Q0 74LS16074LS1603、N进制计数器进制计数器 用清零端或置数端归零构成用清零端或置数端归零构成N进制计数器进制计数器 利用

59、集成计数器的清零端和置数端实现归零，从而构成按自然态序利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的进行计数的N进制计数器的方法：进制计数器的方法：基本思路：计数器从全基本思路：计数器从全“0”0”状态状态S S0 0开始计数，计满开始计数，计满N N个状态后个状态后产生清产生清“0”0”信号，使计数器恢复到初态信号，使计数器恢复到初态S S0 0。异步清零异步清零计数器：计数器： 当计数到当计数到S SN N状态时，产生清状态时，产生清“0”0”信号。信号。同步清零同步清零计数器：计数器： 当计数到当计数到S SN-1N-1状态时，产生清状态时，产生清“0”0”信号。信

60、号。74161LDCR例例1：用集成计数器用集成计数器74LS161和与非门组成和与非门组成6进制计数器。进制计数器。&Q0Q0000Q00010100001100102100101100101100010111Q3异步置异步置00 1 1 0“161”为为异步置异步置 0，即，即只要置只要置 0 端出现有效电平，端出现有效电平，计数器立刻置零。计数器立刻置零。因此，应在输入第因此，应在输入第 6 个个 CP 脉冲脉冲 后，后，用用 S6 = 0110 作为控制信号去控制作为控制信号去控制电路，产生置零信电路，产生置零信号加到异步置号加到异步置 0 端，使计数器立即置端，使计数器立即置 0。置