微机原理第二章

1、主要内容：主要内容：l 8086 CPU的编程结构的编程结构l CPU引脚及其功能引脚及其功能l 存储器组织与堆栈存储器组织与堆栈l 8086系统配置与操作时序系统配置与操作时序 第二章、第二章、8086系统结构系统结构 2.1 8086 CPU的编程结构的编程结构一、一、 8086CPU的内部结构的内部结构 从功能上分为两部分：总线接口部件（从功能上分为两部分：总线接口部件（BIU），指），指令执行部件（令执行部件（EU）。）。 指令的执行可以分为：取指令、指令译码、指令执指令的执行可以分为：取指令、指令译码、指令执行。行。 在在8位微处理器中，是按照这三步循环工作的，每位微处理器中，是按照

2、这三步循环工作的，每次取指令都是直接从存储器中取出的。在次取指令都是直接从存储器中取出的。在16位微处理器位微处理器中，中，8086微处理器首先采用了微处理器首先采用了预取指令技术预取指令技术，提前把指，提前把指令从存储器中取到微处理器中，每次执行指令的时候直令从存储器中取到微处理器中，每次执行指令的时候直接在微处理器内部就可以获得指令，从而大大提高微处接在微处理器内部就可以获得指令，从而大大提高微处理器的性能。理器的性能。 传统的CPU采用串行工作方式：取指令1执行1存结果1 取指令2 取操作数执行2CPUBUS忙碌忙碌忙碌忙碌8086CPU并行工作方式：取指令取指令2 取操作数取操作数BI

3、U存结果存结果取指令取指令3 取操作数取操作数 取指令取指令4执行执行1执行执行2执行执行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌1、总线接口部件（、总线接口部件（BIU）功能功能：（处理和总线有关的读写操作）（处理和总线有关的读写操作） 计算物理地址、取指令，指令队列排队。计算物理地址、取指令，指令队列排队。 读写操作数及提供总线控制信号读写操作数及提供总线控制信号组成：组成：（1）四个段地址寄存器：）四个段地址寄存器：存放各逻辑段的段基址存放各逻辑段的段基址 CS，16位代码段寄存器；位代码段寄存器； DS，16位数据段寄存器；位数据段寄存器； ES，16位附加段寄存

4、器；位附加段寄存器； SS，16位堆栈段寄存器。位堆栈段寄存器。（2）16位指令指针寄存器位指令指针寄存器IP：存放下一条指令的偏移：存放下一条指令的偏移地址地址（3）20位的地址加法器。位的地址加法器。（4）6字节的指令队列。字节的指令队列。（5）总线控制逻辑。）总线控制逻辑。说明：说明：（1）指令队列：）指令队列：在执行指令的同时，将取下一条指令，在执行指令的同时，将取下一条指令，并放入指令队列中。并放入指令队列中。CPU执行完一条指令后，可以执执行完一条指令后，可以执行下一条指令（流水线技术）。提高行下一条指令（流水线技术）。提高CPU效率。效率。（2）地址加法器：）地址加法器：产生产生

5、20位位物理地址物理地址。 （段基址（段基址*16+偏移地址，段基址和偏移地址均为偏移地址，段基址和偏移地址均为16位逻辑地址）位逻辑地址）2、执行部件、执行部件功能：功能：从指令队列中取出指令，指令译码，执行指令从指令队列中取出指令，指令译码，执行指令组成：组成：（1）4个通用寄存器个通用寄存器AX、BX、CX、DX。 AX累加器累加器 BX基址寄存器基址寄存器 CX计数寄存器计数寄存器 DX数据寄存器数据寄存器 四个通用寄存器都是四个通用寄存器都是16位或作两个位或作两个8位来使用。位来使用。 （AH, AL, BH, BL, CH, CL, DH, DL）（2）4个专用寄存器个专用寄存器

6、SP，BP，SI，DI：常放数据的偏：常放数据的偏移地址移地址 SP-堆栈指针寄存器堆栈指针寄存器 BP-基址指针寄存器基址指针寄存器 DI-目的变址寄存器目的变址寄存器 SI- 源变址寄存器源变址寄存器（3）算术逻辑单元）算术逻辑单元ALU 完成完成8位或者位或者16位二进制算术和逻辑运算，计算偏移量。位二进制算术和逻辑运算，计算偏移量。（4）EU控制器控制器 从总线接口的指令队列取出指令操作码，通过译码从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制电路分析，发出相应的控制命令，控制ALU数据流向。数据流向。（5）标志寄存器）标志寄存器 16位寄存器，其中有位

7、寄存器，其中有7位未用。位未用。 6个状态标志：个状态标志：ZF,SF,PF,OF,AF,CF 3个控制标志：个控制标志：IF,TF,DFCPU执行程序的操作过程执行程序的操作过程（1）20位物理地址形成，并将从该地址指定的单元中位物理地址形成，并将从该地址指定的单元中取出指令字节，依次放入指令队列中。取出指令字节，依次放入指令队列中。（2）当指令队列中有）当指令队列中有2个空字节时，总线接口部件就个空字节时，总线接口部件就会自动取指令至队列中。会自动取指令至队列中。（3）执行部件从指令队列队首取出指令代码，执行该）执行部件从指令队列队首取出指令代码，执行该指令。指令。（4）当队列已满，执行部

8、件又不使用总线时，总线接）当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。口部件进入空闲状态。（5）执行转移指令、调用指令、返回指令时，先清空）执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。队列内容，再将要执行的指令放入队列中。二、寄存器结构二、寄存器结构 (14个个16位位)1、通用寄存器、通用寄存器 AX、BX、CX、DX 可分为可分为8位使用位使用 AH,AL,BH,BL,CH,CL,DH,DL2、基址、变址寄存器、基址、变址寄存器 常放数据的偏移地址常放数据的偏移地址 BP、SP、SI、DI3、段寄存器、段寄存器 放现行逻辑段的段基址放现

9、行逻辑段的段基址 CS、DS、ES、SS4、指令指针寄存器、指令指针寄存器IP 存放下一条指令的偏移地址存放下一条指令的偏移地址5、标志寄存器、标志寄存器D15D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结果为00-

10、结果不为结果不为0例例:将将5394H与与-777FH相加相加,并说明其标志位的状态。并说明其标志位的状态。【解解】先求先求-777FH的补码：的补码： 原码：原码：1111 0111 0111 1111 反码：反码：1000 1000 1000 0000 补码：补码：1000 1000 1000 0001 再做加法运算：再做加法运算： 0101 0011 1001 0100 + 1000 1000 1000 0001 1101 1100 0001 0101 结果标志位为：结果标志位为：CF=0、PF=0、AF=0 ZF=0、SF=1、OF=0 2.2 8086CPU的引脚及其功能的引脚及其功

11、能8086CPU8086CPU可在两种模式下工作：可在两种模式下工作： 最小模式：只有一片最小模式：只有一片8086CPU。最大模式：有两个或两个以上的最大模式：有两个或两个以上的CPU，一个为主，一个为主CPU8086，另一个为协，另一个为协CPU8087。指令周期：执行一条指令所需要的时间。指令周期：执行一条指令所需要的时间。总线周期（机器周期）：总线周期（机器周期）：CPU通过总线与存储器或通过总线与存储器或I/O接口进行一次数据传输所需的时间。由至少接口进行一次数据传输所需的时间。由至少4个时钟组个时钟组成。成。T状态（时钟周期）：状态（时钟周期）：CPU处理动作的最小单位。处理动作的

12、最小单位。 8086微处理器是微处理器是40pin 双列直插式封双列直插式封装，装，20根地址线根地址线/16根数据线分时复用，根数据线分时复用，通过锁存器和缓冲器通过锁存器和缓冲器（三态门）把微处理（三态门）把微处理器的复用引脚分别连器的复用引脚分别连在系统的地址总线和在系统的地址总线和数据总线上。一般的数据总线上。一般的使用方法是：首先在使用方法是：首先在复用引脚上传送地址复用引脚上传送地址信号并保存在锁存器信号并保存在锁存器中；然后在复用引脚中；然后在复用引脚传送数据信号并用缓传送数据信号并用缓冲器增强带载能力。冲器增强带载能力。一、电源，地，时钟信号（一、电源，地，时钟信号（输入输入）

13、VccVcc +5V +5VGNDGNDCLK CLK 5MHz5MHz二、分时复用总线引脚二、分时复用总线引脚 AD0AD15地址地址/数据分时复用引脚，数据分时复用引脚，双向（地址输出双向（地址输出 ），三态，三态 A16 A19 /S3S6地址地址/状态分时复用引脚，状态分时复用引脚，输出输出，三态，三态BHE/S7 高八位数据总线允许引脚，高八位数据总线允许引脚，输出输出，三态，低，三态，低电平有效电平有效说明说明:在在8086系统中常将系统中常将AD0作为低作为低8位数据的选通信位数据的选通信号，号， BHE/S7 作为高八位数据的选通信号作为高八位数据的选通信号分时复用：分时复用：

14、l同一组引脚传送两种不同信息，是功能复同一组引脚传送两种不同信息，是功能复用，为使信号分别传送，使用总线是分时用，为使信号分别传送，使用总线是分时间段的。间段的。l对于对于8086系统来说：一个总线周期内系统来说：一个总线周期内 T1 传送地址信号及传送地址信号及BHE信号信号 T2T4 传送数据信号及状态信号传送数据信号及状态信号三、处理器控制信号三、处理器控制信号1、MN/MX：输入输入，工作方式选择引脚。接高电平表，工作方式选择引脚。接高电平表示工作在小模式，低电平表示工作在大模式。示工作在小模式，低电平表示工作在大模式。2、 READY：输入输入，高电平有效，准备就绪引脚。，高电平有效

15、，准备就绪引脚。T3时，该引脚有效才可以完成数据传送操作，否则会时，该引脚有效才可以完成数据传送操作，否则会 一一直等待该引脚为有效状态。直等待该引脚为有效状态。3、 RESET：输入输入，高电平有效，复位信号。使微处，高电平有效，复位信号。使微处理器停止现行操作，并进行初始化：理器停止现行操作，并进行初始化：CS置为置为FFFFH，其余寄存器清零、指令队列清空。其余寄存器清零、指令队列清空。4、 TEST ：输入输入，低电平有效，测试引脚。当它有效，低电平有效，测试引脚。当它有效时，可以使微处理器退出时，可以使微处理器退出WAIT指令的执行。指令的执行。5、读写控制读写控制：输出输出RD：

16、输出，三态，低电平有效，读选通输出，三态，低电平有效，读选通 WR：输出，三态，低电平有效，写选通：输出，三态，低电平有效，写选通 M/IO：输出，存储器：输出，存储器/IO端口选择信号，高电平选择存端口选择信号，高电平选择存储器，低电平选择储器，低电平选择IO端口。端口。6、芯片控制芯片控制：输出输出 ALE：地址锁存允许信号（连接地址锁存器：地址锁存允许信号（连接地址锁存器8282/8283） T1 高电平，选通锁存器高电平，选通锁存器 T2T4 低电平，进入锁存状态低电平，进入锁存状态 DEN：数据允许信号（连接双向数据收发器：数据允许信号（连接双向数据收发器8286/8287 ） DT

17、/R：数据发送（高）数据发送（高）/接收（低）选择信号接收（低）选择信号7、与中断有关的与中断有关的 INTR：可屏蔽中断请求信号，：可屏蔽中断请求信号，输入输入。高电平有效。高电平有效。 INTA：可屏蔽中断响应信号，：可屏蔽中断响应信号，输出输出，低电平有效。，低电平有效。 （当收到（当收到INTR，并且，并且IF=1时，时，CPU选择响应。）选择响应。） NMI：不可屏蔽的中断请求信号，：不可屏蔽的中断请求信号，输入输入。高电平有效。高电平有效。8、与总线保持有关的、与总线保持有关的 HOLD：总线请求信号，：总线请求信号，输入输入，高电平有效。当系统，高电平有效。当系统中中CPU之外的

18、另一个控制器要求使用总线时，通过它向之外的另一个控制器要求使用总线时，通过它向CPU发一高电平的请求信号。发一高电平的请求信号。 HLDA：总线请求响应信号，：总线请求响应信号，输出输出，高电平有效。当，高电平有效。当HLDA有效时，表示有效时，表示CPU对其它控制器的总线请求作出响对其它控制器的总线请求作出响应，与此同时，所有与三总线相接的应，与此同时，所有与三总线相接的CPU的线脚呈现高阻的线脚呈现高阻抗状态，从而让出总线。抗状态，从而让出总线。思考：若思考：若8086工作在最小模式，试给出在读工作在最小模式，试给出在读I/O端口时，端口时，M/IO、DT/R、DEN、RD、WR等信号线的

19、状态。等信号线的状态。8086 CPU 与与 8088 CPU的主要差别的主要差别80868088指令队列长度指令队列长度6字节4字节对外数据总线位数对外数据总线位数16位8位BHE有无2.3 8086系统的存储器组织系统的存储器组织一、一、 存储器地址的分段（原因，分法）存储器地址的分段（原因，分法） 由于由于8086有有20条地址线，可以寻址多达条地址线，可以寻址多达220（1M）字节，但字节，但CPU内部的寄存器只有内部的寄存器只有16位，一次只能保留位，一次只能保留16位的地址，所以从逻辑上对存储器分段，其中每一位的地址，所以从逻辑上对存储器分段，其中每一段最多可寻址段最多可寻址216

20、（64K）字节，）字节，每个段的起始地址必每个段的起始地址必须能须能16整除（该地址的最低四位为整除（该地址的最低四位为0000B）。 8086可将内存最多可分为可将内存最多可分为64K个段，最少可分为个段，最少可分为16个段。个段。每个段的最大范围是每个段的最大范围是64KB，最小的段是，最小的段是16B。段与段之间可连续分布，也可重叠。段与段之间可连续分布，也可重叠。 在所有的段中，在所有的段中，8086当前可以访问的段只有当前可以访问的段只有4个，个，它们分别由它们分别由CS、DS、ES和和SS所指定。所指定。 1. 逻辑地址和物理地址逻辑地址和物理地址 物理地址：也称实际地址，是用唯一

21、的物理地址：也称实际地址，是用唯一的20位二进位二进制数所表示的地址，规定了制数所表示的地址，规定了1M字节存储体中某个具体字节存储体中某个具体单元的地址单元的地址 。如。如00002H。 逻辑地址在程序中使用，即逻辑地址在程序中使用，即段地址：偏移地址段地址：偏移地址 。 如如 2000H：0003H 2000H：0000H 12H 0001H 34H 0002H 56H 0003H 78H 2. 物理地址的形成物理地址的形成物理地址物理地址PA=段基址段基址 * 16（左移（左移4位）位）+偏移地址。偏移地址。段基址：段基址：CS、DS、ES、SS。偏移地址：偏移地址：IP、DI、SI、B

22、X、BP、SP等。等。物理地址的形成如下：（由物理地址的形成如下：（由20位地址加法器实现）位地址加法器实现）段寄存器值段寄存器值偏移量偏移量+物理地址物理地址16位位4位位16位位20位位0000一个存储单元可以有一个或多个逻辑地址，但只一个存储单元可以有一个或多个逻辑地址，但只能有一个物理地址。能有一个物理地址。 例如物理地址例如物理地址21000H可以有以下几个逻辑地址：可以有以下几个逻辑地址： 2100：0000H 2000：1000H段基址由系统自动分配，而偏移地址则由用户编段基址由系统自动分配，而偏移地址则由用户编程时提供。程时提供。 DATA SEGMENT X DB 12H Y

23、 DW 34H DATA ENDS 则则DS段中，段中，Y的地址为的地址为0001H。 CS 0000 IP代码段代码段 DS或或ES 0000 SI、DI或或BX SS 0000 SP或或BP数据段数据段堆栈段堆栈段存储器存储器段寄存器和偏移地址寄存器常用组合关系段寄存器和偏移地址寄存器常用组合关系二、二、8086系统存储器的分体结构系统存储器的分体结构 80868086 系统中，系统中，1MB的存储空间分成两个存储体：的存储空间分成两个存储体：奇地址存储体和偶地址存储体，各为奇地址存储体和偶地址存储体，各为512KB（即允许一（即允许一次读写一个字或一个字节）次读写一个字或一个字节） 。它

24、们的访问由。它们的访问由BHE、A0组合决定：组合决定：BHE A0 总线使用情况总线使用情况 0 0 从偶地址开始，在从偶地址开始，在16位数据总线上进行字传送位数据总线上进行字传送 0 1 从奇地址开始，在高从奇地址开始，在高8位数据总线上进行字节传送位数据总线上进行字节传送 1 0 从偶地址开始，在低从偶地址开始，在低8位数据总线上进行字节传送位数据总线上进行字节传送 1 1 无效无效l奇存储体：奇存储体：存储单元地址为奇数，数据传存储单元地址为奇数，数据传送从高送从高8位数据总线位数据总线D15D8，用，用BHE来选来选择是否有效。择是否有效。l偶存储体：偶存储体：存储单元地址为偶数，

25、数据传存储单元地址为偶数，数据传送从低送从低8位数据总线位数据总线D7D0，用，用A0来选择来选择是否有效。是否有效。8086用两个存储体来组织实际存储空间用两个存储体来组织实际存储空间 奇地址奇地址偶地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH.BHEA0A0 A19 BHED8 D15D0 D7地址交叉地址交叉排列排列8086D0 D15规划字（对准字）存放规划字（对准字）存放 : 偶地址作为字的起始地址偶地址作为字的起始地址非规划字（非对准字）存放非规划字（非对准字）存放 : 奇地址作为字的起始地址奇地址作为字的起始地址规则字的读规则字的读/写只需访

26、问一次存储器；非规则字的读写只需访问一次存储器；非规则字的读/写需二次写需二次访问存储器。第一次访问奇地址，第二次访问偶地址。访问存储器。第一次访问奇地址，第二次访问偶地址。存储器编址存储器编址系统为每个字节编一个地址（二进制数表示，系统为每个字节编一个地址（二进制数表示，书写格式为十六进制），称为存储器地址，存书写格式为十六进制），称为存储器地址，存储的内容即为数据。储的内容即为数据。地址地址内容内容00000H00001H00002HFFFFFH01H23H45H 存储器中的数据及表示形式存储器中的数据及表示形式2301H(规则字规则字)4523H(非规则字非规则字)地址地址内容内容000

27、00H00001H00002HFFFFFH01H23H45H l字节字节01H的地址为的地址为00000H、字节、字节23H的地的地址为址为00001H、字节、字节45H的地址为的地址为00002H。l字字2301H的地址为的地址为00000H、字、字4523H的地的地址为址为00001H。l地址地址00000H的内容既是的内容既是01H，又是，又是2301H01H2301H4523H45H顺序存放，高高低低（字数据）顺序存放，高高低低（字数据）归纳：归纳：l低地址表示低地址表示：存储器存放的信息称为存储：存储器存放的信息称为存储单元的内容，其地址以所存单元中较小的单元的内容，其地址以所存单元

28、中较小的地址来表示。地址来表示。l高高低低高高低低：一个字：一个字/双字在存储器中是按相双字在存储器中是按相邻的字节存放的，高位字节在高地址单元邻的字节存放的，高位字节在高地址单元，低位字节在低地址单元。，低位字节在低地址单元。l偶地址访问偶地址访问：8086CPU访问存储器时，是访问存储器时，是以字为单位进行的（数据总线以字为单位进行的（数据总线16位），且位），且是从偶地址单元开始的，即每次访问地址是从偶地址单元开始的，即每次访问地址为为2N，2N+1。思考：思考：8086系统中为何可以用系统中为何可以用A0表示低表示低8位数据总位数据总线是否有效？线是否有效？A0=0 偶地址单元偶地址单

29、元2N因为低地址表示，所以因为低地址表示，所以2N肯定需要肯定需要所以低所以低8位数据总线有效（位数据总线有效（D7D0）A0=1 奇地址单元奇地址单元2N+1因为偶地址访问，所以访问因为偶地址访问，所以访问2N，2N+1因为低地址表示，所以因为低地址表示，所以2N肯定不需要肯定不需要所以首次访问低所以首次访问低8位数据总线无效（位数据总线无效（D7D0）三、堆栈三、堆栈 堆栈主要用于暂存数据，在过程调用或处理中断堆栈主要用于暂存数据，在过程调用或处理中断时暂存断点信息。时暂存断点信息。 1.堆栈的概念堆栈的概念 堆栈是在存储器中开辟的一片数据存储区，这片堆栈是在存储器中开辟的一片数据存储区，

30、这片存储区的一端固定，另一端活动，且只允许数据从活存储区的一端固定，另一端活动，且只允许数据从活动端进出。采用动端进出。采用“先进后出先进后出”的规则的规则 。8086系统堆系统堆栈栈访问按字访问按字进行，栈顶单元地址由进行，栈顶单元地址由SS：SP表示。表示。2.堆栈的组织堆栈的组织 堆栈指针寄存器堆栈指针寄存器SP，他总是指向堆栈的栈顶。，他总是指向堆栈的栈顶。8086的堆栈的伸展方向是从高地址向低地址，即数据的堆栈的伸展方向是从高地址向低地址，即数据放入堆栈时，放入堆栈时，SP值减小。值减小。 如：如：MOV AX，2000H MOV SS，AX MOV SP，0100H SS：SP 2

31、000：0000 XX 2000：0001 XX 堆栈段堆栈段 2000：00FF 2000：0100 XX 栈底（栈顶）栈底（栈顶）SP=0100H 3.堆栈的操作堆栈的操作建栈：通过对建栈：通过对SS和和SP的赋值建立。（也可省略）的赋值建立。（也可省略）进栈操作：进栈操作：PUSH 指令（字操作）指令（字操作） 已知已知 AX=1234H、BX=5678H，PUSH AX、PUSH BX 第一次第一次PUSH 操作：操作： 第二次第二次PUSH操作：操作： 2000：0000 XX 2000：0000 XX 2000：0001 XX 2000：0001 XX 2000：00FC XX 2

32、000：00FC 78 SP 2000：00FD XX 2000：00FD 56 2000：00FE 34 SP 2000：00FE 34 2000：00FF 12 2000：00FF 12 2000：0100 XX (栈底栈底) 2000：0100 XX 出栈操作：出栈操作：POP 指令（字操作）指令（字操作） 在前面操作的基础上作在前面操作的基础上作POP CX操作：操作： 2000：0000 XX 2000：0001 XX 2000：00FC 78 2000：00FD 56 2000：00FE 34 SP 2000：00FF 12 2000：0100 XX (栈底栈底) 操作后：操作后：

33、AX=1234HBX=5678HCX=5678HSP=00FEHSS=2000H2.4 8086系统配置及时序系统配置及时序一、系统配置（最小模式）一、系统配置（最小模式） 根据使用目的不同，根据使用目的不同，8086可以有最小模式和最可以有最小模式和最大模式两种系统配置方式。当大模式两种系统配置方式。当CPU的引脚的引脚MN/MX接接低电平时，构成最小模式；当它接高电平时，构成最低电平时，构成最小模式；当它接高电平时，构成最大模式。大模式。 最小模式为单机系统，系统所需要的控制信号由最小模式为单机系统，系统所需要的控制信号由CPU提供，实现和存储器及提供，实现和存储器及I/O接口电路的连接。

34、最接口电路的连接。最大模式可以构成多处理器大模式可以构成多处理器/协处理器系统，每个处理协处理器系统，每个处理器执行自己的程序常用的处理器有数值运算处理器器执行自己的程序常用的处理器有数值运算处理器8087、输入、输入/输出处理器输出处理器8089。8086在最小模式下的典型配置在最小模式下的典型配置 8284A地址总线（地址总线（20根）根）READYRESETALEBHE/A19 A16AD15AD0地址地址锁存储器锁存储器8282（三片）（三片）BHEDENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收发器收发器8286（两片）（两片）数据总线（数据总线（16根）根）控

35、制总线控制总线READYRESET8086MN/MX+5VA0 A19D0 D15CPU产生产生1、8284时钟发生器时钟发生器RESETREADYCLKOSCPCLKRESRDY10+5V等待电路等待电路14.31818MHZ8284RESETREADYCLK14.318MHZ2.385MHZ8086功能：提供时钟信号、对功能：提供时钟信号、对Ready和和Reset信号进行同步信号进行同步4.77MHz8086的复位时序：的复位时序：CLKRESET输入输入RESET内部内部三态门三态门浮空浮空CPU内部用时钟内部用时钟CLK来来同步外部的复位信号同步外部的复位信号OOODQCLKODI

36、0DO 0STBOE。DI 0 DI 7输入端输入端DO 0 DO7输出端输出端OE/允许控制（低电允许控制（低电平有效）平有效）STB锁存信号锁存信号高电平允许（通过）高电平允许（通过）低电平禁止（锁存）低电平禁止（锁存）2、地址锁存器、地址锁存器8282 （74LS373）DI 7DO7功能：功能：8086CPU引引脚数目限制，地址和脚数目限制，地址和数据分时复用一组总数据分时复用一组总线，先送地址，再送线，先送地址，再送数据，所以要先锁存数据，所以要先锁存地址，使地址在读写地址，使地址在读写周期内保持稳定。周期内保持稳定。AO BOOO。OOET A1A7。 B1 B7。接接DEN接接D

37、T/R 8286DEN = 0OE = 0当当DT/R=0时，时，BA当当DT/R = 1时，时， A B1289111218193、总线驱动器、总线驱动器8286（或（或74LS245）功能：功能：提高总提高总线的负线的负载能力载能力二、时序二、时序指令周期：执行一条指令所需要的时间。指令周期：执行一条指令所需要的时间。总线周期（机器周期）：总线周期（机器周期）：CPU通过总线与存储器或通过总线与存储器或I/O接接口进行一次数据传输所需的时间。口进行一次数据传输所需的时间。T状态（时钟周期）：状态（时钟周期）：CPU处理动作的最小单位。处理动作的最小单位。T1T2T3TWT4总线周期总线周期

38、8086的操作时序分为如下几个总线周期：的操作时序分为如下几个总线周期：（1）总线读周期）总线读周期 （2）总线写周期）总线写周期（3）总线空操作）总线空操作 （4）中断响应周期）中断响应周期（5）总线保持和响应周期）总线保持和响应周期 （6）复位操作）复位操作总线操作总线操作总线读操作：总线读操作：CPU从存储器或外设读取数据。从存储器或外设读取数据。总线写操作：总线写操作：CPU将数据写入存储器或外设。将数据写入存储器或外设。1、总线读周期、总线读周期总线周期包括：总线周期包括：T1、T2、T3、（、（TW）、）、T4机器周期。机器周期。（1）T1周期周期M/IO信号：从存储器读还是从信号

39、：从存储器读还是从I/O设备中读数据；设备中读数据；AD15-AD0、A19/S7-A16/S3：确定：确定20位地址；位地址；BHE：选择奇地址存储体选择。：选择奇地址存储体选择。ALE：地址锁存信号，以使地址：地址锁存信号，以使地址/数据线分开。数据线分开。（2）T2状态状态A19/S6-A16/S3：出现：出现S6-S3状态信号。决定段寄存器、状态信号。决定段寄存器、IF状态、状态、8086CPU是否连在总线上。是否连在总线上。AD15-AD0：高阻状态。：高阻状态。RD：由高电平变为低电平，开始进行读操作。：由高电平变为低电平，开始进行读操作。DEN：变低电平，启动双向数据收发器：变低电平，启动双向数据收发器8286，做好接，做好接收数据的准备。收数据的准备。（3）T3状态状态若存储器或若存储器或I/O端口已做好发送数据准备，则在端口已做好发送数据准备，则在T3状状态期间将数据放到数据总线上，在态期间将数据放到数据总线上，在T3结束时，结束时，CPU从从AD15-AD0上读取数据。上读取